Un transistor de efecto de campo de aletas ( FinFET ) es un dispositivo multigate , un MOSFET ( transistor de efecto de campo de semiconductor de óxido de metal ) construido sobre un sustrato donde la puerta se coloca en dos, tres o cuatro lados del canal o se envuelve alrededor el canal, formando una estructura de puerta doble o incluso múltiple. A estos dispositivos se les ha dado el nombre genérico de "FinFET" porque la región de origen / drenaje forma aletas en la superficie de silicio. Los dispositivos FinFET tienen tiempos de conmutación significativamente más rápidos y una mayor densidad de corriente que la tecnología plana CMOS (semiconductor de óxido de metal complementario).
FinFET es un tipo de transistor no plano o transistor "3D". [1] Es la base para la fabricación de dispositivos semiconductores nanoelectrónicos modernos . Los microchips que utilizan puertas FinFET se comercializaron por primera vez en la primera mitad de la década de 2010 y se convirtieron en el diseño de puerta dominante en los nodos de proceso de 14 nm , 10 nm y 7 nm .
Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma puerta, que actúan eléctricamente como una sola, para aumentar la fuerza y el rendimiento de la unidad. [2]
Historia
Después de que el MOSFET fuera demostrado por primera vez por Mohamed Atalla y Dawon Kahng de Bell Labs en 1960, [3] HR Farrah ( Bendix Corporation ) y RF Steinberg propusieron el concepto de un transistor de película delgada de doble puerta (TFT) en 1967. [4] Un MOSFET de doble puerta fue propuesto más tarde por Toshihiro Sekigawa del Laboratorio Electrotécnico (ETL) en una patente de 1980 que describe el transistor XMOS planar. [5] Sekigawa fabricó el transistor XMOS con Yutaka Hayashi en el ETL en 1984. Demostraron que los efectos de canal corto pueden reducirse significativamente intercalando un dispositivo de silicio sobre aislante (SOI) completamente agotado entre dos electrodos de puerta conectados entre sí. [6] [7]
El primer tipo FinFET transistor se llama un "Empobrecido Lean-canal Transistor" o transistor "delta", que se fabricó por primera vez en Japón por Laboratorio Central de Investigación Hitachi 's Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda en 1989. [6 ] [8] [9] La puerta del transistor puede cubrir y contactar eléctricamente la aleta del canal semiconductor tanto en la parte superior como en los lados o solo en los lados. El primero se llama transistor de tres puertas y el segundo , transistor de doble puerta . Opcionalmente, un transistor de doble puerta puede tener cada lado conectado a dos terminales o contactos diferentes. Esta variante se llama transistor dividido . Esto permite un control más refinado del funcionamiento del transistor.
El ingeniero indonesio Effendi Leobandung, mientras trabajaba en la Universidad de Minnesota , publicó un artículo con Stephen Y. Chou en la 54a Conferencia de Investigación de Dispositivos en 1996 que describe el beneficio de cortar un transistor CMOS ancho en muchos canales con un ancho estrecho para mejorar la escala del dispositivo y aumentar corriente del dispositivo aumentando el ancho efectivo del dispositivo. [10] Esta estructura es lo que parece un FinFET moderno. Aunque se sacrifica parte del ancho del dispositivo cortándolo en anchos estrechos, la conducción de la pared lateral de las aletas estrechas compensa con creces la pérdida de las aletas altas. [11] El dispositivo tenía un ancho de canal de 35 nm y una longitud de canal de 70 nm . [10]
El potencial de la investigación de Digh Hisamoto sobre transistores DELTA llamó la atención de la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA), que en 1997 otorgó un contrato a un grupo de investigación en UC Berkeley para desarrollar un transistor submicrónico profundo basado en tecnología DELTA. [12] El grupo fue llevado por Hisamoto junto con TSMC 's Chenming Hu . El equipo logró los siguientes avances entre 1998 y 2004. [13]
- 1998 - FinFET de canal N ( 17 nm ) - Digh Hisamoto, Chenming Hu, Tsu-Jae King Liu , Jeffrey Bokor, Wen-Chin Lee, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi, Kazuya Asano [14]
- 1999 - Canal P FinFET ( sub-50 nm ) - Digh Hisamoto, Chenming Hu, Xuejue Huang, Wen-Chin Lee, Charles Kuo, Leland Chang, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi [15]
- 2001 - 15 nm FinFET - Chenming Hu, Yang-Kyu Choi, Nick Lindert, P. Xuan, S. Tang, D. Ha, Erik Anderson, Tsu-Jae King Liu, Jeffrey Bokor [16]
- 2002 - FinFET de 10 nm - Shbly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor, David Kyser, Chenming Hu, Tsu-Jae King Liu, Bin Yu, Leland Chang [17]
- 2004 - FinFET de puerta de metal / alto κ - D. Ha, Hideki Takeuchi, Yang ‐ Kyu Choi, Tsu-Jae King Liu, W. Bai, D.‐L. Kwong, A. Agarwal, M. Ameen
Ellos acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000, [18] usado para describir un transistor de doble puerta no plano construido sobre un sustrato SOI. [19]
En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET gate-all-around (GAA). . [20] [21] En 2011, los investigadores de la Universidad de Rice Masoud Rostami y Kartik Mohanram demostraron que los FinFET pueden tener dos puertas eléctricamente independientes, lo que da a los diseñadores de circuitos más flexibilidad para diseñar con puertas eficientes y de bajo consumo. [22]
Comercialización
El primer transistor de 25 nanómetros de la industria que funciona con solo 0,7 voltios fue demostrado en diciembre de 2002 por TSMC . El diseño "Omega FinFET", que lleva el nombre de la similitud entre la letra griega " Omega " y la forma en la que la compuerta envuelve la estructura de fuente / drenaje, tiene un retardo de compuerta de solo 0.39 picosegundos (ps) para el transistor tipo N y 0,88 ps para el tipo P.
En 2004, Samsung demostró un diseño "Bulk FinFET", que hizo posible la producción masiva de dispositivos FinFET. Demostraron memoria dinámica de acceso aleatorio ( DRAM ) fabricada con un proceso Bulk FinFET de 90 nm . [13]
En 2011, Intel demostró transistores de tres puertas , donde la puerta rodea el canal en tres lados, lo que permite una mayor eficiencia energética y un menor retardo de la puerta, y por lo tanto un mayor rendimiento, en comparación con los transistores planos. [23] [24] [25]
Los chips producidos comercialmente a 22 nm e inferiores generalmente han utilizado diseños de compuerta FinFET (pero existen procesos planos hasta 18 nm, con 12 nm en desarrollo). La variante de tres puertas de Intel se anunció a 22 nm en 2011 para su microarquitectura Ivy Bridge . [26] Estos dispositivos se enviaron a partir de 2012. Desde 2014 en adelante, a 14 nm (o 16 nm) las principales fundiciones (TSMC, Samsung, GlobalFoundries ) utilizaron diseños FinFET.
En 2013, SK Hynix comenzó la producción comercial en masa de un proceso de 16 nm , [27] TSMC comenzó la producción de un proceso FinFET de 16 nm, [28] y Samsung Electronics comenzó la producción de un proceso de 10 nm . [29] TSMC comenzó la producción de un proceso de 7 nm en 2017, [30] y Samsung comenzó la producción de un proceso de 5 nm en 2018. [31] En 2019, Samsung anunció planes para la producción comercial de un proceso GAAFET de 3 nm para 2021 . [32]
La producción comercial de memoria semiconductora nanoelectrónica FinFET comenzó en la década de 2010. En 2013, SK Hynix comenzó la producción en masa de memoria flash NAND de 16 nm , [27] y Samsung Electronics comenzó la producción de memoria flash NAND de celda multinivel (MLC) de 10 nm . [29] En 2017, TSMC comenzó la producción de memoria SRAM utilizando un proceso de 7 nm. [30]
Ver también
- Recuento de transistores
Referencias
- ^ "¿Qué es Finfet?" . Esperanza informática . 26 de abril de 2017 . Consultado el 4 de julio de 2019 .
- ^ https://www.anandtech.com/show/4313/intel-announces-first-22nm-3d-trigate-transistors-shipping-in-2h-2011
- ^ "1960: Transistor de semiconductor de óxido de metal (MOS) demostrado" . El motor de silicio . Museo de Historia de la Computación . Consultado el 25 de septiembre de 2019 .
- ^ Farrah, HR; Steinberg, RF (febrero de 1967). "Análisis de transistor de película fina de doble puerta". Transacciones IEEE en dispositivos electrónicos . 14 (2): 69–74. Código bibliográfico : 1967ITED ... 14 ... 69F . doi : 10.1109 / T-ED.1967.15901 .
- ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E .; Tsutsumi, Toshiyuki (23 de febrero de 2003). "Consideración principal sobre el modelado compacto de DG MOSFET con modo de operación de cuatro terminales". Calzoncillos TechConnect . 2 (2003): 330–333. S2CID 189033174 .
- ^ a b Colinge, JP (2008). FinFET y otros transistores de múltiples puertas . Springer Science & Business Media. págs. 11 y 39. ISBN 9780387717517.
- ^ Sekigawa, Toshihiro; Hayashi, Yutaka (agosto de 1984). "Características de voltaje umbral calculadas de un transistor XMOS que tiene una puerta inferior adicional". Electrónica de estado sólido . 27 (8): 827–828. Código Bibliográfico : 1984SSEle..27..827S . doi : 10.1016 / 0038-1101 (84) 90036-4 . ISSN 0038-1101 .
- ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (diciembre de 1989). "Un transistor de canal magro completamente agotado (DELTA) -un novedoso MOSFET vertical ultradelgado SOI". Recopilación técnica internacional sobre dispositivos electrónicos : 833–836. doi : 10.1109 / IEDM.1989.74182 . S2CID 114072236 .
- ^ "Destinatarios del premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Consultado el 4 de julio de 2019 .
- ^ a b Leobandung, Effendi; Chou, Stephen Y. (1996). "Reducción de efectos de canal corto en SOI MOSFET con ancho de canal de 35 nm y longitud de canal de 70 nm". Compendio de la 54ª Conferencia Anual de Investigación de Dispositivos de 1996 : 110-111. doi : 10.1109 / DRC.1996.546334 . ISBN 0-7803-3358-6. S2CID 30066882 .
- ^ Leobandung, Effendi (junio de 1996). MOSFET a nanoescala y transistores de carga única en SOI . Minneapolis, MN: Universidad de Minnesota, Ph.D. Tesis. pag. 72.
- ^ "La gran ventaja de las FPGA con tecnología Tri-Gate" (PDF) . Intel . 2014 . Consultado el 4 de julio de 2019 .
- ^ a b Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, Fundamentos y Futuro" . Universidad de California, Berkeley . Simposio sobre el curso corto de tecnología VLSI. Archivado desde el original el 28 de mayo de 2016 . Consultado el 9 de julio de 2019 .
- ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (diciembre de 1998). "Un MOSFET de canal plegado para la era profunda por debajo del décimo micrón". Reunión internacional de dispositivos electrónicos 1998. Technical Digest (Cat. No.98CH36217) : 1032–1034. doi : 10.1109 / IEDM.1998.746531 . ISBN 0-7803-4774-9. S2CID 37774589 .
- ^ Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (diciembre de 1999). "Sub 50-nm FinFET: PMOS" (PDF) . Reunión internacional de dispositivos electrónicos 1999. Technical Digest (Cat. No.99CH36318) : 67–70. doi : 10.1109 / IEDM.1999.823848 . ISBN 0-7803-5410-9. S2CID 7310589 .
- ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N .; Xuan, P .; Tang, S .; Tenido.; Anderson, E .; Bokor, J .; Tsu-Jae King, Liu (diciembre de 2001). "Tecnologías Sub-20 nm CMOS FinFET". Encuentro Internacional de Dispositivos Electrónicos. Compendio técnico (No de catálogo 01CH37224) : 19.1.1–19.1.4. doi : 10.1109 / IEDM.2001.979526 . ISBN 0-7803-7050-3. S2CID 8908553 .
- ^ Ahmed, Shbly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado de FinFET a una longitud de puerta de 10 nm" (PDF) . Digerir. Reunión internacional de dispositivos electrónicos : 251-254. CiteSeerX 10.1.1.136.3757 . doi : 10.1109 / IEDM.2002.1175825 . ISBN 0-7803-7462-2. S2CID 7106946 .
- ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J .; Rey, Tsu-Jae; Anderson, E .; et al. (Diciembre de 2000). "FinFET: un MOSFET de doble puerta autoalineado escalable a 20 nm". Transacciones IEEE en dispositivos electrónicos . 47 (12): 2320–2325. Código Bibliográfico : 2000ITED ... 47.2320H . CiteSeerX 10.1.1.211.204 . doi : 10.1109 / 16.887014 .
- ^ Hisamoto, Digh; Hu, Chenming ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles; et al. (Mayo de 2001). "FinFET de canal P sub-50 nm" (PDF) . Transacciones IEEE en dispositivos electrónicos . 48 (5): 880–886. Código Bibliográfico : 2001ITED ... 48..880H . doi : 10.1109 / 16.918235 .
- ^ "Still Room at the Bottom. (Transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)" , Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012 , consultado el 6 de julio de 2019
- ^ Lee, Hyunjin; et al. (2006), "Sub-5nm All-Around Gate FinFET para una escala máxima", Simposio sobre tecnología VLSI, 2006 : 58–59, doi : 10.1109 / VLSIT.2006.1705215 , hdl : 10203/698 , ISBN 978-1-4244-0005-8, S2CID 26482358
- ^ Rostami, M .; Mohanram, K. (2011). "FinFET de doble puerta independiente $ V_ {th} $ para circuitos lógicos de baja potencia" (PDF) . Transacciones IEEE sobre diseño asistido por computadora de circuitos y sistemas integrados . 30 (3): 337–349. doi : 10.1109 / TCAD.2010.2097310 . hdl : 1911/72088 . S2CID 2225579 .
- ^ Bohr, Mark; Mistry, Kaizad (mayo de 2011). "La revolucionaria tecnología de transistores de 22 nm de Intel" (PDF) . intel.com . Consultado el 18 de abril de 2018 .
- ^ Grabham, Dan (6 de mayo de 2011). "Transistores Intel Tri-Gate: todo lo que necesita saber" . TechRadar . Consultado el 19 de abril de 2018 .
- ^ Bohr, Mark T .; Joven, Ian A. (2017). "Tendencias de escalado CMOS y más allá". IEEE Micro . 37 (6): 20-29. doi : 10.1109 / MM.2017.4241347 . S2CID 6700881 .
La siguiente gran innovación de transistores fue la introducción de transistores FinFET (triple puerta) en la tecnología de 22 nm de Intel en 2011.
- ^ Tecnología de transistor Intel 22nm 3-D Tri-Gate
- ^ a b "Historia: años 2010" . SK Hynix . Consultado el 8 de julio de 2019 .
- ^ "Tecnología 16 / 12nm" . TSMC . Consultado el 30 de junio de 2019 .
- ^ a b "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash" . Hardware de Tom . 11 de abril de 2013 . Consultado el 21 de junio de 2019 .
- ^ a b "Tecnología 7nm" . TSMC . Consultado el 30 de junio de 2019 .
- ^ Shilov, Anton. "Samsung completa el desarrollo de la tecnología de proceso EUV de 5nm" . www.anandtech.com . Consultado el 31 de mayo de 2019 .
- ^ Armasu, Lucian (11 de enero de 2019), "Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021" , www.tomshardware.com