DIMM con búfer completo (o FB-DIMM ) es una tecnología de memoria que se puede utilizar para aumentar la confiabilidad y la densidad de los sistemas de memoria. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, un FB-DIMM tiene una interfaz en serie entre el controlador de memoria y el búfer de memoria avanzado (AMB). Convencionalmente, las líneas de datos del controlador de memoria deben conectarse a las líneas de datos en cada módulo DRAM , es decir, a través de buses multipunto . A medida que aumenta el ancho de la memoria junto con la velocidad de acceso, la señal se degrada en la interfaz entre el bus y el dispositivo. Esto limita la velocidad y la densidad de la memoria, por lo que los FB- DIMM adoptan un enfoque diferente para resolver el problema.
Los DIMM DDR2 FB de 240 pines no son ni mecánica ni eléctricamente compatibles con los DIMM DDR2 convencionales de 240 pines. Como resultado, esos dos tipos de DIMM tienen muescas diferentes para evitar el uso del incorrecto.
Como ocurre con casi todas las especificaciones de RAM, JEDEC publicó la especificación FB-DIMM .
Tecnología
La arquitectura DIMM con búfer completo introduce un búfer de memoria avanzado (AMB) entre el controlador de memoria y el módulo de memoria. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, un FB-DIMM tiene una interfaz en serie entre el controlador de memoria y el AMB. Esto permite un aumento del ancho de la memoria sin aumentar el número de pines del controlador de memoria más allá de un nivel factible. Con esta arquitectura, el controlador de memoria no escribe directamente en el módulo de memoria; más bien se hace a través del AMB. Por tanto, AMB puede compensar el deterioro de la señal almacenando y reenviando la señal.
El AMB también puede ofrecer corrección de errores , sin imponer ninguna sobrecarga adicional al procesador o al controlador de memoria del sistema. También puede usar la función de corrección de conmutación por error de Bit Lane para identificar rutas de datos incorrectas y eliminarlas de la operación, lo que reduce drásticamente los errores de comando / dirección. Además, dado que las lecturas y escrituras se almacenan en búfer, el controlador de memoria puede realizarlas en paralelo. Esto permite interconexiones más simples y (en teoría) chips controladores de memoria independientes del hardware (como DDR2 y DDR3 ) que se pueden usar indistintamente.
Las desventajas de este enfoque son; introduce latencia en la solicitud de memoria, requiere un consumo de energía adicional para los chips de búfer y las implementaciones actuales crean un bus de escritura de memoria significativamente más estrecho que el bus de lectura de memoria. Esto significa que las cargas de trabajo que utilizan muchas escrituras (como la informática de alto rendimiento ) se ralentizarán significativamente. Sin embargo, esta desaceleración no es tan mala como no tener suficiente capacidad de memoria para evitar el uso de cantidades significativas de memoria virtual , por lo que las cargas de trabajo que usan cantidades extremas de memoria en patrones irregulares podrían verse beneficiadas mediante el uso de DIMM con búfer completo. [ cita requerida ]
Protocolo
El estándar JEDEC JESD206 define el protocolo y JESD82-20 define la interfaz AMB para la memoria DDR2. El protocolo se describe de manera más general en muchos otros lugares. [1] [2] [3] [4] [5] El canal FB-DIMM consta de 14 carriles de bits "en dirección norte" que llevan datos desde la memoria al procesador y 10 carriles de bits "en dirección sur" que transportan comandos y datos del procesador a memoria. Cada bit se transmite a través de un par diferencial, sincronizado a 12 veces la velocidad de reloj de memoria básica, 6 veces la velocidad de datos de doble bombeo. Por ejemplo, para chips DRAM DDR2-667, el canal funcionaría a 4000 MHz. Cada 12 ciclos constituyen una trama, 168 bits hacia el norte y 120 bits hacia el sur.
Una trama en dirección norte transporta 144 bits de datos, la cantidad de datos producidos por una matriz DDR SDRAM de 72 bits de ancho en ese tiempo y 24 bits de CRC para la detección de errores. No hay información de encabezado, aunque las tramas no utilizadas incluyen un CRC deliberadamente no válido.
Una trama en dirección sur lleva 98 bits de carga útil y 22 bits CRC. Dos bits de carga útil son un tipo de trama y 24 bits son un comando. Los 72 bits restantes pueden ser (dependiendo del tipo de trama), 72 bits de datos de escritura, dos comandos más de 24 bits o un comando más más 36 bits de datos para escribir en un registro de control AMB.
Los comandos corresponden a los ciclos de acceso a DRAM estándar, como los comandos de selección de fila, precarga y actualización. Los comandos de lectura y escritura incluyen solo direcciones de columna. Todos los comandos incluyen una dirección FB-DIMM de 3 bits, lo que permite hasta 8 módulos FB-DIMM en un canal.
Debido a que los datos de escritura se suministran más lentamente de lo que espera la memoria DDR, las escrituras se almacenan en el AMB hasta que se pueden escribir en una ráfaga. Los comandos de escritura no están directamente vinculados a los datos de escritura; en su lugar, cada AMB tiene un FIFO de datos de escritura que se llena con cuatro marcos de datos de escritura consecutivos y se vacía mediante un comando de escritura.
Tanto los enlaces hacia el norte como hacia el sur pueden operar a toda velocidad con una línea de bit deshabilitada, descartando 12 bits de información CRC por trama.
Tenga en cuenta que el ancho de banda de un canal FB-DIMM es igual al ancho de banda de lectura máximo de un canal de memoria DDR (y esta velocidad se puede mantener, ya que no hay contención para el canal en dirección norte), más la mitad del ancho de banda de escritura pico de un canal de memoria DDR. Canal de memoria DDR (que a menudo se puede mantener, si un comando por cuadro es suficiente). La única sobrecarga es la necesidad de una trama de sincronización de canal (que provoca una trama de estado hacia el norte en respuesta) cada 32 a 42 tramas (2,5–3% de sobrecarga).
Implementaciones
Intel ha adoptado la tecnología para su serie Xeon 5000/5100 y más allá, que consideran "una dirección estratégica a largo plazo para los servidores". [6]
Sun Microsystems utilizó FB-DIMM para el procesador de servidor Niagara II (UltraSparc T2) . [7]
La plataforma de sistemas para entusiastas de Intel, Skulltrail, utiliza FB-DIMM para su sistema de múltiples GPU y zócalo de CPU dual. [8]
Los FB-DIMM tienen 240 pines y tienen la misma longitud total que otros DIMM DDR, pero se diferencian por tener sangrías en ambos extremos dentro de la ranura.
El costo de la memoria FB-DIMM fue inicialmente mucho más alto que el DIMM registrado , lo que puede ser uno de los factores detrás de su nivel actual de aceptación. Además, el chip AMB disipa un calor considerable, lo que genera problemas de enfriamiento adicionales. Aunque se hicieron grandes esfuerzos para minimizar la demora en el AMB, existe un costo notable en la latencia de acceso a la memoria. [9] [10] [11]
Historia
En septiembre de 2006, AMD ha sacado FB-DIMM de su hoja de ruta. [12] En diciembre de 2006, AMD reveló en una de las diapositivas que los microprocesadores basados en la nueva microarquitectura K10 tienen soporte para FB-DIMM "cuando sea apropiado". [13] Además, AMD también desarrolló Socket G3 Memory Extender ( G3MX ), que utiliza un solo búfer por cada 4 módulos en lugar de uno para cada uno, para ser utilizado por los sistemas basados en Opteron en 2009. [14]
En el Intel Developer Forum de 2007 , se reveló que los principales fabricantes de memoria no tienen planes de ampliar FB-DIMM para admitir DDR3 SDRAM. En cambio, solo se demostró DIMM registrado para DDR3 SDRAM. [15]
En 2007, Intel demostró FB-DIMM con latencias más cortas, CL5 y CL3, mostrando una mejora en las latencias. [dieciséis]
El 5 de agosto de 2008, Elpida Memory anunció que produciría en masa el primer FB-DIMM del mundo con una capacidad de 16 Gigabytes , a partir del cuarto trimestre de 2008, [17] sin embargo, a partir de enero de 2011[actualizar]el producto no ha aparecido y el comunicado de prensa se ha eliminado del sitio de Elpida. [18]
Ver también
Referencias
- ^ Rami Marwan Nasr (2005). "FBSim y la arquitectura del sistema de memoria DIMM con búfer completo" (PDF) . Universidad de Maryland, College Park . Consultado el 13 de marzo de 2007 . Cite journal requiere
|journal=
( ayuda ) - ^ Brinda Ganesh; Aamer Jaleel; David Wang; Bruce Jacob (febrero de 2007). "Arquitecturas de memoria DIMM con búfer completo: comprensión de los mecanismos, gastos generales y escalado" (PDF) . Proc. 13º Simposio Internacional sobre Arquitectura de Computadoras de Alto Rendimiento (HPCA 2007) . Consultado el 13 de marzo de 2007 . Cite journal requiere
|journal=
( ayuda ) - ^ Dima Kukushkin. "Intel serie 5000: conjuntos de chips de procesador dual para servidores y estaciones de trabajo" (PDF) . Intel Corporation . Consultado el 13 de marzo de 2007 .[ enlace muerto ]
- ^ "DIMM DDR2 con búfer completo" (PDF) . Samsung Electronics . Consultado el 13 de marzo de 2007 .
- ^ "TN-47-21 FBDIMM - Utilización del canal (ancho de banda y potencia)" (PDF) . Tecnología Micron . 2006. Archivado desde el original (PDF) el 2007-09-27 . Consultado el 13 de marzo de 2007 .
- ^ Página de la plataforma del servidor Intel
- ^ Informe del microprocesador: "Niagara 2 abre las compuertas", Harlan McGhan
- ^ Intel Skulltrail Unleashed: Core 2 Extreme QX9775 x 2 - HotHardware
- ^ Charlie Demerjian (6 de abril de 2004). "Hay magia en el antiguo búfer Intel FB-DIMM" . El indagador . Archivado desde el original el 10 de marzo de 2007 . Consultado el 13 de marzo de 2007 .CS1 maint: URL no apta ( enlace )
- ^ Anand Lal Shimpi (9 de agosto de 2006 ). "Mac Pro de Apple: una discusión de especificaciones" . Consultado el 13 de marzo de 2007 .
- ^ Anand Lal Shimpi ( 16 de agosto de 2006 ). "Mac Pro de Apple - un verdadero sucesor de PowerMac" . Consultado el 13 de marzo de 2007 .
- ^ "El informe Inquirer" . El indagador . Archivado desde el original el 10 de marzo de 2007.CS1 maint: URL no apta ( enlace )
- ^ (diapositiva 5) Diapositivas AMD Analyst Day 2006, 14 de diciembre de 2006
- ^ Adrian Offerman (25 de julio de 2007). "AMD duplicará la memoria de los procesadores Opteron" . Consultado el 1 de octubre de 2007 .
- ^ Theo Valich ( 26 de septiembre de 2007). "FB-DIMM está muerto, RDDR3 es el nuevo rey" . Archivado desde el original el 15 de febrero de 2011 . Consultado el 11 de julio de 2016 .CS1 maint: URL no apta ( enlace )
- ^ Rick C. Hodgin ( 31 de octubre de 2007). "La plataforma para entusiastas Skulltrail de Intel funciona a 5.0 GHz" . Archivado desde el original el 9 de mayo de 2012 . Consultado el 31 de octubre de 2007 .
- ^ ¡ Todos se inclinan ante el poderoso FB-DIMM de 16GB!
- ^ "New Room 2008 | Elpida Memory, Inc" . Archivado desde el original el 18 de junio de 2011 . Consultado el 29 de enero de 2011 .
enlaces externos
- Cómo funcionan las memorias FB-DIMM
- La serie Inquirer : Parte 1 Parte 2 Parte 3