Double Data Rate 2 dinámica síncrona de acceso aleatorio memoria ( DDR2 SDRAM ) es un doble velocidad de datos (DDR) sincrónica y dinámica de memoria de acceso aleatorio (SDRAM) de interfaz . Reemplazó la especificación DDR SDRAM original y fue reemplazada por DDR3 SDRAM (lanzada en 2007). Los DIMM DDR2 no son compatibles hacia adelante con DDR3 ni hacia atrás con DDR.
Tipo de RAM | |
Desarrollador | Samsung [1] JEDEC |
---|---|
Tipo | Memoria dinámica sincrónica de acceso aleatorio |
Generacion | 2da generación |
Fecha de lanzamiento | 2003 |
Estándares |
|
Velocidad de reloj | 100–266 MHz |
Tiempo del ciclo | 10–3,75 ns |
Frecuencia de reloj del bus | 200–533 MHz |
Ratio de transferencia | 400-1066 MT / s |
Voltaje | 1,8 V |
Predecesor | DDR SDRAM |
Sucesor | SDRAM DDR3 |
Además de doble bombeo del bus de datos como en DDR SDRAM (transfiriendo datos en los flancos ascendentes y descendentes de la señal del reloj del bus ), DDR2 permite una mayor velocidad del bus y requiere menos energía al ejecutar el reloj interno a la mitad de la velocidad del bus de datos. . Los dos factores se combinan para producir un total de cuatro transferencias de datos por ciclo de reloj interno.
Dado que el reloj interno DDR2 funciona a la mitad de la frecuencia del reloj externo DDR, la memoria DDR2 operando a la misma frecuencia de reloj del bus de datos externo que DDR da como resultado que DDR2 pueda proporcionar el mismo ancho de banda pero con mejor latencia . Alternativamente, la memoria DDR2 que funciona al doble de la frecuencia de reloj del bus de datos externo que DDR puede proporcionar el doble de ancho de banda con la misma latencia. Los módulos de memoria DDR2 mejor calificados son al menos dos veces más rápidos que los módulos de memoria DDR mejor calificados. La capacidad máxima de los DIMM DDR2 disponibles en el mercado es de 8 GB, pero la compatibilidad y la disponibilidad del conjunto de chips para esos DIMM es escasa y se utilizan más habitualmente 2 GB por DIMM. [ cita requerida ] [2]
Historia
DDR2 SDRAM fue producido por primera vez por Samsung en 2001. En 2003, la organización de estándares JEDEC otorgó a Samsung su premio de reconocimiento técnico por los esfuerzos de la compañía en el desarrollo y estandarización de DDR2. [1]
DDR2 se introdujo oficialmente en el segundo trimestre de 2003 a dos velocidades de reloj iniciales: 200 MHz (denominado PC2-3200) y 266 MHz (PC2-4200). Ambos funcionaron peor que la especificación DDR original debido a una mayor latencia, lo que hizo que los tiempos de acceso totales fueran más largos. Sin embargo, la tecnología DDR original alcanza un máximo de frecuencia de reloj de alrededor de 200 MHz (400 MT / s). Existen chips DDR de mayor rendimiento, pero JEDEC ha declarado que no estarán estandarizados. Estos chips son en su mayoría chips DDR estándar que han sido probados y clasificados para funcionar a velocidades de reloj más altas por el fabricante. Dichos chips consumen significativamente más energía que los chips de reloj más lento, pero generalmente ofrecen poca o ninguna mejora en el rendimiento del mundo real. DDR2 comenzó a ser competitivo frente al estándar DDR más antiguo a fines de 2004, cuando los módulos con latencias más bajas estuvieron disponibles. [3]
Especificación
Descripción general
La diferencia clave entre DDR2 y DDR SDRAM es el aumento en la longitud de captación previa. En DDR SDRAM, la longitud de captación previa era de dos bits por cada bit de una palabra; mientras que son cuatro bits en DDR2 SDRAM. Durante un acceso, se leyeron o escribieron cuatro bits en una cola de captación previa de cuatro bits de profundidad. Esta cola recibió o transmitió sus datos a través del bus de datos en dos ciclos de reloj del bus de datos (cada ciclo de reloj transfirió dos bits de datos). El aumento de la longitud de captación previa permitió que DDR2 SDRAM duplicara la velocidad a la que se podían transferir los datos a través del bus de datos sin que se duplicara la velocidad a la que se podía acceder a la matriz de DRAM. DDR2 SDRAM fue diseñado con un esquema de este tipo para evitar un aumento excesivo en el consumo de energía.
La frecuencia del bus de DDR2 se ve reforzada por las mejoras de la interfaz eléctrica, la terminación en la matriz , los búferes de captación previa y los controladores fuera del chip. Sin embargo, la latencia aumenta considerablemente como compensación. El búfer de captación previa DDR2 tiene una profundidad de cuatro bits, mientras que para DDR tiene dos bits. Mientras que DDR SDRAM tiene latencias de lectura típicas de entre dos y tres ciclos de bus, DDR2 puede tener latencias de lectura entre tres y nueve ciclos, aunque el rango típico es de entre cuatro y seis. Por lo tanto, la memoria DDR2 debe funcionar al doble de la velocidad de datos para lograr la misma latencia.
Otro costo del mayor ancho de banda es el requisito de que los chips estén empaquetados en un paquete BGA más caro y difícil de ensamblar en comparación con el paquete TSSOP de las generaciones de memoria anteriores, como DDR SDRAM y SDR SDRAM . Este cambio de empaque fue necesario para mantener la integridad de la señal a velocidades de bus más altas.
Los ahorros de energía se logran principalmente debido a un proceso de fabricación mejorado a través de la contracción de la matriz, lo que resulta en una caída en el voltaje de operación (1.8 V en comparación con los 2.5 V de DDR). La frecuencia de reloj de memoria más baja también puede permitir reducciones de energía en aplicaciones que no requieren las velocidades de datos más altas disponibles.
Según JEDEC [4], el voltaje máximo recomendado es de 1,9 voltios y debe considerarse el máximo absoluto cuando la estabilidad de la memoria es un problema (como en servidores u otros dispositivos de misión crítica). Además, JEDEC establece que los módulos de memoria deben soportar hasta 2,3 voltios antes de sufrir daños permanentes (aunque es posible que no funcionen correctamente a ese nivel).
Fichas y módulos
Para su uso en computadoras, DDR2 SDRAM se suministra en módulos DIMM con 240 pines y una muesca de ubicación única. Los SO-DIMM DDR2 para portátiles tienen 200 pines y, a menudo, vienen identificados con una S adicional en su designación. Los DIMM se identifican por su capacidad máxima de transferencia (a menudo denominada ancho de banda).
Nombre | Chip | Autobús | Tiempos | ||||||
---|---|---|---|---|---|---|---|---|---|
Estándar | Tipo | Módulo | Frecuencia de reloj ( MHz ) | Tiempo de ciclo ( ns ) [5] | Frecuencia de reloj (MHz) | Tasa de transferencia (MT / s) | Ancho de banda ( MB / s ) | CL-T RCD -T RP [6] [7] | Latencia CAS (ns) |
DDR2-400 | B | PC2-3200 | 100 | 10 | 200 | 400 | 3200 | 3-3-3 | 15 |
C | 4-4-4 | 20 | |||||||
DDR2-533 | B | PC2-4200 * | 133 | 7.5 | 266 | 533 | 4266 | 3-3-3 | 11.25 |
C | 4-4-4 | 15 | |||||||
DDR2-667 | C | PC2-5300 * | 166 | 6 | 333 | 667 | 5333 | 4-4-4 | 12 |
D | 5-5-5 | 15 | |||||||
DDR2-800 | C | PC2-6400 | 200 | 5 | 400 | 800 | 6400 | 4-4-4 | 10 |
D | 5-5-5 | 12,5 | |||||||
mi | 6-6-6 | 15 | |||||||
DDR2-1066 | mi | PC2-8500 * | 266 | 3,75 | 533 | 1066 | 8533 | 6-6-6 | 11.25 |
F | 7-7-7 | 13.125 |
PC-5300 | PC-6400 | ||||
---|---|---|---|---|---|
5-5-5 | 4-4-4 | 6-6-6 | 5-5-5 | 4-4-4 | |
PC2-3200 4-4-4 | % | % | + 33% | + 60% | % |
PC2-3200 3-3-3 | % | % | = | + 20% | % |
PC2-4200 4-4-4 | % | % | = | + 21% | % |
PC2-4200 3-3-3 | % | % | −24% | −9% | % |
PC2-5300 5-5-5 | % | % | = | + 21% | % |
PC2-5300 4-4-4 | % | % | −19% | −3% | % |
PC2-6400 6-6-6 | % | % | = | + 20% | % |
PC2-6400 5-5-5 | % | % | −16% | = | % |
PC2-6400 4-4-4 | % | % | −33% | −20% | % |
PC2-8500 7-7-7 | % | % | −12% | + 6% | % |
PC2-8500 6-6-6 | % | % | −25% | −9% | % |
* Algunos fabricantes etiquetan sus módulos DDR2 como PC2-4300, PC2-5400 o PC2-8600 en lugar de los nombres respectivos sugeridos por JEDEC. Al menos un fabricante ha informado que esto refleja pruebas exitosas a una velocidad de datos superior a la estándar [8], mientras que otros simplemente redondean el nombre.
Nota: DDR2-xxx denota velocidad de transferencia de datos y describe chips DDR sin procesar, mientras que PC2-xxxx denota ancho de banda teórico (con los dos últimos dígitos truncados) y se usa para describir DIMM ensamblados. El ancho de banda se calcula tomando transferencias por segundo y multiplicando por ocho. Esto se debe a que los módulos de memoria DDR2 transfieren datos en un bus que tiene un ancho de 64 bits de datos y, dado que un byte comprende 8 bits, esto equivale a 8 bytes de datos por transferencia.
Además de las variantes de ancho de banda y capacidad, los módulos pueden:
- Opcionalmente, implemente ECC , que es un carril de bytes de datos adicional que se usa para corregir errores menores y detectar errores mayores para una mejor confiabilidad. Los módulos con ECC se identifican con un ECC adicional en su designación. PC2-4200 ECC es un módulo PC2-4200 con ECC. Se puede agregar una P adicional al final de la designación, P representa paridad (p. Ej., PC2-5300P).
- Estar "registrado" ("almacenado en búfer"), lo que mejora la integridad de la señal (y, por lo tanto, potencialmente las velocidades de reloj y la capacidad de la ranura física) al almacenar eléctricamente las señales a un costo de un reloj adicional de mayor latencia. Esos módulos se identifican con una R adicional en su designación, mientras que la RAM no registrada (también conocida como " sin búfer ") puede identificarse con una U adicional en la designación. PC2-4200R es un módulo PC2-4200 registrado, PC2-4200R ECC es el mismo módulo pero con ECC adicional.
- Tenga en cuenta que los módulos con búfer completo , que están designados por F o FB , no tienen la misma posición de muesca que otras clases. Los módulos con búfer completo no se pueden usar con placas base que están hechas para módulos registrados, y la posición diferente de la muesca impide físicamente su inserción.
Nota:
- La SDRAM registrada y sin búfer generalmente no se puede mezclar en el mismo canal.
- Los módulos DDR2 con la calificación más alta en 2009 operan a 533 MHz (1066 MT / s), en comparación con los módulos DDR con la calificación más alta que operan a 200 MHz (400 MT / s). Al mismo tiempo, la latencia CAS de 11,2 ns = 6 / (frecuencia de reloj del bus) para los mejores módulos PC2-8500 es comparable a la de 10 ns = 4 / (frecuencia de reloj del bus) para los mejores módulos PC-3200.
Compatibilidad con versiones anteriores
Los DIMM DDR2 no son compatibles con versiones anteriores de los DIMM DDR. La muesca en los DIMM DDR2 está en una posición diferente a la de los DIMM DDR, y la densidad de pines es mayor que la de los DIMM DDR en los equipos de escritorio. DDR2 es un módulo de 240 pines, DDR es un módulo de 184 pines. Los portátiles tienen SO-DIMM de 200 pines para DDR y DDR2; sin embargo, la muesca en los módulos DDR2 está en una posición ligeramente diferente a la de los módulos DDR.
Los DIMM DDR2 de mayor velocidad se pueden combinar con los DIMM DDR2 de menor velocidad, aunque el controlador de memoria hará funcionar todos los DIMM a la misma velocidad que el DIMM de menor velocidad presente.
Relación con la memoria GDDR
GDDR2, una forma de GDDR SDRAM , fue desarrollada por Samsung e introducida en julio de 2002. [9] El primer producto comercial que afirmó usar la tecnología "DDR2" fue la tarjeta gráfica Nvidia GeForce FX 5800 . Sin embargo, es importante tener en cuenta que esta memoria GDDR2 utilizada en tarjetas gráficas no es DDR2 per se, sino más bien un punto medio temprano entre las tecnologías DDR y DDR2. Usar "DDR2" para referirse a GDDR2 es un nombre inapropiado coloquial . En particular, falta la duplicación de la frecuencia de reloj de E / S que mejora el rendimiento. Tenía graves problemas de sobrecalentamiento debido a los voltajes nominales DDR. Desde entonces, ATI ha diseñado la tecnología GDDR más en GDDR3 , que se basa en DDR2 SDRAM, aunque con varias adiciones adecuadas para tarjetas gráficas.
GDDR3 y GDDR5 ahora se usan comúnmente en tarjetas gráficas modernas y algunas tabletas. Sin embargo, se ha añadido más confusión a la mezcla con la aparición de tarjetas gráficas económicas y de gama media que afirman utilizar "GDDR2". Estas tarjetas en realidad usan chips DDR2 estándar diseñados para usarse como memoria principal del sistema, aunque operan con latencias más altas para lograr velocidades de reloj más altas. Estos chips no pueden alcanzar las velocidades de reloj de GDDR3, pero son económicos y lo suficientemente rápidos como para usarse como memoria en tarjetas de rango medio.
Ver también
- DDR SDRAM
- Latencia CAS (definición de "CAS 5-5-5-15", por ejemplo)
- Arquitectura de doble canal
- DIMM con búfer completo
- SO-DIMM
- Memoria sin búfer
- Lista de anchos de banda de dispositivos
- SDRAM DDR3
Referencias
- ^ a b "Samsung demuestra el primer prototipo de memoria DDR 3 del mundo" . Phys.org . 17 de febrero de 2005 . Consultado el 23 de junio de 2019 .
- ^ https://media-www.micron.com/-/media/client/global/documents/products/data-sheet/modules/parity_rdimm/htf36c256_512_1gx72pz.pdf?rev=e8e3928f09794d61809f92abf36bfb24
- ^ Ilya Gavrichenkov. "DDR2 vs DDR: venganza ganada" . Laboratorios X-bit. Archivado desde el original el 21 de noviembre de 2006.
- ^ JEDEC JESD 208 (sección 5, tablas 15 y 16)
- ^ El tiempo de ciclo es el inverso de la frecuencia del reloj del bus de E / S; por ejemplo, 1 / (100 MHz) = 10 ns por ciclo de reloj.
- ^ "ESPECIFICACIONES DDR2 SDRAM" (PDF) . JESD79-2E. JEDEC . Abril de 2008: 78 . Consultado el 14 de marzo de 2009 . Cite journal requiere
|journal=
( ayuda ) - ^ "ESPECIALIDAD DDR2-1066 SDRAM" (PDF) . JEDEC . Noviembre de 2007: 70 . Consultado el 14 de marzo de 2009 . Cite journal requiere
|journal=
( ayuda ) - ^ Mushkin PC2-5300 contra Corsair PC2-5400
- ^ "Samsung Electronics anuncia 256Mb GDDR2 compatible con JEDEC para gráficos 3D" . Samsung Electronics . Samsung . 23 de agosto de 2003 . Consultado el 26 de junio de 2019 .
Otras lecturas
- Estándar JEDEC: DDR2 SDRAM Especificación: JESD79-2F, noviembre de 2009 ** http://www.jedec.org/standards-documents/docs/jesd-79-2e
- Estándar JEDEC: DDR2-1066 **
- "Estándar JEDEC No. 21C: 4.20.13 Especificación de diseño DIMM sin búfer PC2-5300 / PC2-6400 DDR2 SDRAM de 240 pines" **
- Asociación de tecnología de estado sólido JEDEC
- Razak Mohammed Ali. "Interfaces DDR2 SDRAM para sistemas de próxima generación" (PDF) . Tiempos de Ingeniería Electrónica . Archivado desde el original (PDF) el 26 de septiembre de 2007.
Nota **: El sitio web de JEDEC requiere registro (membresía de $ 2,500) para ver o descargar estos documentos: http://www.jedec.org/standards-documents
enlaces externos
- Sitio web de JEDEC
- Descripción general de la tecnología DDR-II
- DDR2 de baja latencia frente a alto ancho de banda, rendimiento de Core 2 Duo (Conroe)