"Verilog HDL se originó en Automated Integrated Design Systems (más tarde rebautizado como Gateway Design Automation ) en 1985. La empresa era en ese momento propiedad privada del Dr. Prabhu Goel , el inventor del algoritmo de generación de pruebas PODEM (Toma de decisiones orientada a la ruta). [1] Verilog HDL fue diseñado por Phil Moorby , [2] quien más tarde se convertiría en el diseñador jefe de Verilog-XL y el primer miembro corporativo en Cadence Design Systems . Gateway Design Automation creció rápidamente con el éxito de Verilog-XL y fue finalmente adquirida por Cadence Design Systems, San José , CA en 1989 ". [3]
Referencias
- ^ El papel de Goel en la invención de PODEM se describe brevemente en Alberto Sangiovanni-Vincentelli. (Noviembre-diciembre de 2003) The Tides of EDA. Diseño y Prueba de Computadoras IEEE . p.62. Consultado el 20 de septiembre de 2006 en el sitio web de UC Berkeley. Archivado el 5 de febrero de 2012en la Wayback Machine .
- ^ Conferencia de automatización del diseño. (2006). Premios (pdf). Sitio web del DAC Archivado el 22 de julio de 2012 en la Wayback Machine p. 2
- ^ Verilog.com consultado el 20 de septiembre de 2006.