Cadence Design Systems, Inc. , con sede en San José, California , [1] es una empresa multinacional estadounidense de software computacional, fundada en 1988 por la fusión de SDA Systems y ECAD, Inc. La empresa produce software, hardware y estructuras de silicio para el diseño. circuitos integrados , sistemas en chips (SoC) y placas de circuito impreso . [2]
Tipo | Público |
---|---|
Negociado como |
|
Industria | Software de ordenador |
Fundado | 1988 |
Sede | San José, California , Estados Unidos |
Gente clave | Lip-Bu Tan , director ejecutivo; Anirudh Devgan , presidente |
Ingresos | $ 2,336 mil millones USD (2019) |
Lngresos netos | $ 989 millones de dólares (2019) |
Número de empleados | 8900 (octubre de 2020) |
Sitio web | cadencia |
Historia
Orígenes
Cadence Design Systems comenzó como una empresa de automatización de diseño electrónico (EDA) , formada por la fusión en 1988 de Solomon Design Automation (SDA), cofundada en 1983 por Richard Newton , Alberto Sangiovanni-Vincentelli y James Solomon , y ECAD , una empresa pública. cofundada por Glen Antle y Paul Huang en 1982. El director ejecutivo de SDA, Joseph Costello, fue nombrado director general de la nueva empresa combinada. [3]
Liderazgo ejecutivo
Tras la dimisión del director ejecutivo original de Cadence, Joe Costello, en 1997, Jack Harding fue nombrado director general. [4] Ray Bingham fue nombrado CEO en 1999. [5] En 2004, Mike Fister se convirtió en el nuevo CEO de Cadence. [6]
En 2008, la junta de Cadence nombró a Lip-Bu Tan como CEO interino, luego de la renuncia de Mike Fister; Tan había servido en la Junta de Directores de Cadence desde 2004. [7] En enero de 2009, la junta de directores de Cadence votó por unanimidad para confirmar a Lip-Bu Tan como Presidente y CEO. Tan había sido recientemente director ejecutivo de Walden International, una empresa de capital de riesgo, donde sigue siendo presidente de la empresa. [8] En 2017, Cadence nombró a Anirudh Devgan como presidente, reportando a Lip-Bu Tan. [9]
Productos
La empresa desarrolla software, hardware y propiedades intelectuales (IP) que se utilizan para diseñar chips, [10] sistemas y placas de circuito impreso , [11] así como interfaces de cobertura de IP, memoria, analógicos, periféricos SoC, unidades de procesamiento de plano de datos y verificación. .
Tecnologías IC personalizadas
- Plataforma Virtuoso . Herramientas para diseñar circuitos integrados totalmente personalizados ; [12] incluye entrada esquemática, modelado de comportamiento ( Verilog-AMS ), simulación de circuito , diseño personalizado, verificación física, extracción y anotación hacia atrás. Se utiliza principalmente para diseños analógicos , de señal mixta, RF y de celda estándar, pero también para diseños de memoria y FPGA .
- Espectro X . En junio de 2019, Cadence presentó el simulador de circuito paralelo Spectre X, para que los usuarios pudieran distribuir simulaciones de dominio de tiempo y frecuencia en cientos de CPU para un tiempo de ejecución y velocidad más rápidos. [13]
Implementación digital y tecnologías de aprobación
- Género, Innovus, Tempus y Voltus . En marzo de 2020, Cadence anunció que su motor y optimizador de rutas y lugares Innovus ahora se integraron en Genus Synthesis , con ambas herramientas utilizando una interfaz de usuario y una base de datos comunes; [14] Además, se introdujeron capacidades de aprendizaje automático para mejorar la potencia de rendimiento y el área en el flujo digital de Innovus, Tempus Timing Sign-off y Voltus IC Power Integrity . [15]
Otras herramientas de Cadence RTL a GDS II: Comprobador de equivalencia de conformidad, Síntesis de alto nivel de Stratus, Análisis de potencia en julios, Extracción Quantus RC, Generación de patrones de prueba automática Modus.
Tecnologías de verificación
- Xcelium . Xcelium es un simulador paralelo, presentado en 2017, basado en una arquitectura de computación paralela de múltiples núcleos . [dieciséis]
- JasperGold . JasperGold es una herramienta de verificación formal , introducida inicialmente en 2003. [17] En 2019, Cadence anunció una nueva tecnología de aprendizaje automático para automatizar la selección y parametrización del solucionador JasperGold para lograr pruebas iniciales más rápidas; además, para optimizar las ejecuciones de regresión. [18]
- Verificador del sistema Perspec . Perspec se anunció en 2014 para definir y verificar escenarios de verificación a nivel del sistema y luego crear casos de prueba para verificar los escenarios utilizando tecnología de resolución de restricciones. [19] A mediados de 2018, Cadence anunció que Perspec era compatible con el nuevo estándar Accellera Portable Test and Stimulus Standard (PSS) [20]
- vManager . En 2014, Cadence anunció vManager, una herramienta de gestión de verificación para rastrear el proceso de verificación, incluida la cobertura, utilizando emulación, simulación y / o tecnología formal como fuente (s) de datos. [21]
- Paladio Z1. En 2015, Cadence anunció la plataforma de emulación de hardware Palladium Z1 , [22] con una velocidad de compilación de más de 100 millones de puertas por hora y una ejecución superior a 1 MHz para diseños de mil millones de puertas. [23] El emulador Palladium de Cadence fue originalmente de la adquisición de Quickturn de Cadence en 1998. [24]
- Protium S1 / X1 . FPGA creación de un prototipo de plataforma se introdujo oficialmente en 2014. [25] En 2017, introdujo la cadencia Protium S1 construido sobre Xilinx Virtex UltraScale FPGAs . [26] En 2019, se introdujeron los prototipos basados en bastidor Protium X1, [27] que, según Cadence, admitía un SoC de puerta de 1.200 millones a alrededor de 5 MHz. [28] Palladium S1 / X1 y Protium comparten un único flujo de compilación. [29]
Propiedad intelectual
Diseñe áreas de orientación IP que incluyen memoria / almacenamiento / protocolos de interfaz de alto rendimiento (controladores USB o PCIe y PHY), procesadores Tensilica DSP para audio, visión, módems inalámbricos y redes neuronales convolucionales. Los procesadores Tensilica DSP IP [30] incluyen:
- Tensilica Vision DSPs para Imaging , Vision y AI procesamiento [31] [32]
- DSP de alta fidelidad de Tensilica para procesamiento de audio / voz / habla [33] [34]
- DSP de Tensilica Fusion para IoT [35]
- DSP Tensilica ConnX para procesamiento de radar , Lidar y comunicaciones [36] [37]
- Familia de procesadores de ADN de Tensilica para la aceleración de la IA [38] [39]
Tecnologías de PCB y embalaje
- Plataforma Allegro . Herramientas para el co-diseño de circuitos integrados , paquetes y PCB , [40] incluido el enrutador automático Specctra .
- OrCAD / PSpice . Herramientas para equipos de diseño más pequeños y diseñadores de PCB individuales. [40]
- Sigrity . Herramientas para análisis de señal, integridad de energía e integridad térmica y diseño de paquetes IC. [41]
Análisis del sistema
- Claridad . Cadence presentó Clarity en abril de 2019, como parte de su expansión al análisis de sistemas. Clarity es un solucionador de campo 3D para análisis electromagnético, que utiliza mallado adaptativo distribuido para dividir trabajos en cientos de núcleos para obtener ganancias en velocidad y capacidad. [42]
- Celsius . En septiembre de 2019, Cadence anunció Celsius, un solucionador térmico de arquitectura paralela que utiliza análisis de elementos finitos para estructuras sólidas y dinámica de fluidos computacional (CFD) para fluidos. [43]
Reconocimiento
En 2020, la revista Fortune nombró a Cadence en la lista de las "100 mejores empresas para trabajar" de Fortune por sexto año consecutivo. [44]
También en 2020, Cadence ocupó el puesto número 45 en Companies that Care de la revista PEOPLE. [45]
En 2019, Investor's Business Daily clasificó a Cadence Design Systems en el puesto número 5 en su lista de las 50 mejores empresas medioambientales, sociales y de gobernanza (ESG). [46]
En 2016, el director ejecutivo de Cadence, Lip-Bu Tan, recibió el premio al liderazgo ejemplar Dr. Morris Chang de la Global Semiconductor Alliance. [47]
Adquisiciones
Cronología
Año anunciado | Empresa | Negocio | Valor ( USD ) | Referencias |
---|---|---|---|---|
1989 | Automatización del diseño de puertas de enlace | Software de simulación | $ 72 millones | [48] |
1991 | Lógica válida | Diseño a nivel de puerta | $ 198 millones | [49] [50] |
1993 | Sistemas Comdisco | Diseño de comunicaciones y procesamiento de señales digitales | $ 13 millones | [51] |
1997 | Tecnología Cooper & Chyan | Colocación y enrutamiento | $ 422 millones | [52] [53] |
1998 | Sistemas de diseño Quickturn | Hardware de emulación | $ 253 millones | [54] |
1999 | Sistemas OrCAD | Diseño de PCB y FPGA | $ 121 millones | [55] |
2002 | Grupo y herramientas DFT de IBM | Diseño para prueba | no divulgado | [56] |
2003 | Diseño Celestry | Modelado denso, simulación de circuito de chip completo | no divulgado | [57] |
2003 | Verplex | Verificación formal , verificadores de equivalencia | no divulgado | [58] |
2004 | Neolinear | Diseño de señal analógica y mixta, dimensionamiento de circuitos | no divulgado | [59] |
2005 | Verisity | Automatización de verificación, aceleración de hardware | $ 315 millones | [60] |
2006 | Praesagus | Predicación de variación de fabricación | $ 26 millones | [61] |
2007 | Invariable | Modelado de litografía y síntesis de patrones | no divulgado | [62] |
2007 | Forma clara | Diseño para fabricación | no divulgado | [63] [64] |
2008 | Estimación de chips | Portal de IP, gestión de reutilización de IP | no divulgado | [sesenta y cinco] |
2010 | Software Denali | Modelos de memoria, IP de diseño, IP de verificación | $ 315 millones | [66] |
2011 | Automatización de diseño de Altos | Caracterización de la base de datos IP, como memoria, bibliotecas de células estándar | no divulgado | [67] [68] |
2011 | Azuro | Optimización concurrente del reloj | no divulgado | [69] |
2012 | Sigrity | Análisis de señal, potencia e integridad térmica, diseño de paquete IC | $ 80 millones | [70] [41] |
2013 | Circuitos cósmicos | IP analógica y de señal mixta para IP de dispositivos móviles, como USB, MIPI, núcleos de audio y Wi-Fi | no divulgado | [71] [72] |
2013 | Tensilica | IP de procesamiento del plano de datos | $ 380 millones | [73] [74] |
2013 | Evatronix | IP de semiconductores: USB, MIPI, interfaces de visualización y almacenamiento | no divulgado | [75] |
2014 | Sistemas de diseño Forte | Síntesis de alto nivel | no divulgado | [76] [77] |
2014 | Automatización de diseño de Jasper | Análisis y verificación formales | $ 170 millones | [78] [79] |
2016 | Tecnologías Rocketick | Simulador paralelo de múltiples núcleos | no divulgado | [80] |
2017 | nusemi | Comunicaciones IP de serializador / deserializador de alta velocidad ( SerDes ) | no divulgado | [81] |
2019 | AWR Corporation | Software de diseño de aplicaciones de radiofrecuencia inalámbrica / de alta frecuencia | $ 160 millones | [82] |
2020 | Software integrado | Método de tecnología de resolución de momentos para análisis y extracción para simular IC y paquetes grandes, caracterización y análisis en sistemas 3D-IC | no divulgado | [83] [84] |
2020 | Interfaces aumentadas InspectAR | Mapea los esquemas de la placa de circuito de la electrónica y las etiquetas en tiempo real utilizando realidad aumentada | no divulgado | [85] [86] |
La compañía también ha adquirido High-Level Design (HLD), UniCAD, CadMOS, Ambit Design Systems, Simplex, Silicon Perspective, Plato y Get2Chip.
Relacionados
- En 2007, se rumoreaba que Cadence estaba en conversaciones con Kohlberg Kravis Roberts y Blackstone Group sobre una posible venta de la empresa. [87]
- En 2008, Cadence retiró una oferta de $ 1.6 mil millones para comprar a su rival Mentor Graphics . [88]
Demandas
Corporación Avanti
Desde 1995 hasta 2002, Cadence estuvo involucrado en una disputa legal de 6 años [89] con Avanti Corporation (nombre de marca "Avant!"), En el que Cadence afirmó que Avanti había robado el código de Cadence, y Avanti lo negó. Según Business Week "El caso Avanti es probablemente la historia más dramática de delitos de cuello blanco en la historia de Silicon Valley" . [89] Los ejecutivos de Avanti finalmente se declararon sin oposición y Cadence recibió varios cientos de millones de dólares en restitución. Luego , Synopsys compró Avanti , que pagó 265 millones de dólares más para resolver las reclamaciones restantes. [90] El caso resultó en una serie de precedentes legales . [91]
Corporación Aptix
Quickturn Design Systems, una empresa adquirida por Cadence, estuvo involucrada en una serie de eventos legales con Aptix Corporation. Aptix concedió una patente a Mentor Graphics y las dos empresas demandaron conjuntamente a Quickturn por una supuesta infracción de patente. Amr Mohsen, director ejecutivo de Aptix, falsificó y manipuló pruebas legales y posteriormente fue acusado de conspiración, perjurio y obstrucción a la justicia. Mohsen fue arrestado después de violar su acuerdo de fianza al intentar huir del país. Mientras estaba en la cárcel, Mohsen conspiró para intimidar a los testigos y matar al juez federal que presidía su caso. [92] Mohsen fue acusado además de intentar retrasar un juicio federal fingiendo incompetencia. [93] [94] Debido a la abrumadora mala conducta, el juez dictaminó que la demanda era inaplicable y Mohsen fue sentenciado a 17 años de prisión. [95] Mentor Graphics posteriormente demandó a Aptix para recuperar los costos legales. Cadence también demandó a Mentor Graphics y Aptix para recuperar los costos legales. [96]
Automatización del diseño de Berkeley
En 2013, Cadence demandó a Berkeley Design Automation (BDA) por eludir un esquema de licencia para vincular su simulador Analog FastSpice (AFS) al Analog Design Environment de Cadence (Virtuoso ADE). [97] La demanda se resolvió menos de un año después con un pago no revelado de BDA y un acuerdo de varios años para respaldar la interoperabilidad de AFS con ADE a través de la interfaz oficial de Cadence. Mentor Graphics compró BDA unos meses después. [98]
Personas notables
- Alberto Sangiovanni-Vincentelli , cofundador [99]
- Richard Newton , cofundador
- James Solomon , cofundador
- Ken Kundert , compañero. Creador de la familia de productos de simulación de circuitos Spectre (incluido SpectreRF ) y el lenguaje de descripción de hardware analógico Verilog-A
- Joseph Costello , director ejecutivo , 1988–1997
- Lip-Bu Tan , director ejecutivo, 2009-presente
- Anirudh Devgan , presidente, 2017 hasta el presente
- Penny Herscher
Ver también
- Lista de empresas EDA
Referencias
- ^ Lip-Bu Tan, CEO de Investor's Business Daily , moldea una cadencia problemática en un líder a largo plazo. Consultado el 12 de noviembre de 2020.
- ↑ The Street How Cadence Designs the Future Obtenido el 21 de julio de 2020
- ^ NYTimes A Fun Chief at Cadence Is Serious Merger Man Consultado el 4 de octubre de 1991
- ^ Costello de WSJ Cadence se retira como CEO para unirse a la firma de software. Consultado el 21 de octubre de 1997.
- ↑ EETimes Harding reemplazado como presidente de Cadence. Consultado el 27 de abril de 1999.
- ^ Michael Fister de WSJ Intel renuncia para ocupar el puesto más alto en Cadence. Consultado el 13 de mayo de 2004.
- ^ IConnect007 Cadence CEO Mike Fister dimite Consultado el 15 de octubre de 2008
- ^ EETimes Lip-Bu Tan nombrado CEO de Cadence. Consultado el 8 de enero de 2009.
- ^ Buscando nombramiento alfa de ciertos oficiales obtenido el 16 de noviembre de 2017
- ↑ Design on Diagonal Path in Pursuit of a Fast Chip , John Markoff, The New York Times , 26 de febrero de 2007
- ^ NYTimes Cadence Adquiere Software Company Consultado el 11 de abril de 1990
- ^ "Descripción del curso de la Universidad de Colorado" . Archivado desde el original el 24 de junio de 2007 . Consultado el 10 de junio de 2007 .
- ^ New Electronics Cadence busca mejorar el rendimiento de la simulación con el simulador Spectre X. Consultado el 3 de junio de 2019.
- ^ El flujo completo digital de EENews Europe Cadence promete un rendimiento hasta 3 veces más rápido, mejores resultados. Consultado el 17 de marzo de 2020.
- ^ EENews Embedded Cadence digital full flow obtiene triple aumento de rendimiento. Consultado el 18 de marzo de 2020.
- ^ El motor paralelo multinúcleo de EET Asia potencia el simulador de cadencia. Consultado el 1 de marzo de 2017.
- ^ EETimes Startup promete una herramienta formal 'pura' para la verificación. Consultado el 19 de mayo de 2003.
- ^ La plataforma de verificación formal de eeNews Europe aprovecha la inteligencia artificial para acelerar el rendimiento de la verificación. Consultado el 9 de mayo de 2019.
- ^ La verificación semanal de chips de electrónica se mueve a nivel de sistema. Consultado el 11 de diciembre de 2014.
- ^ Electronics Weekly EDA adopta el estándar para optimizar la prueba y la verificación de IC. Consultado el 6 de julio de 2018.
- ^ Tech Design Forum Cadence utiliza SQL para aumentar la capacidad del administrador de verificación. Consultado el 24 de febrero de 2014.
- ^ EE Journal State of Emulation obtenido el 6 de junio de 2016
- ^ Plataforma de emulación empresarial de especificador electrónico desarrolla supercomputadora. Consultado el 26 de octubre de 2016.
- ^ NY Times Cadence para adquirir Quickturn Design Obtenido 36137
- ^ EDN Cadence presenta la plataforma de creación de prototipos de SoC basada en FPGA Protium. Consultado el 14 de julio de 2014.
- ^ El motor paralelo multinúcleo de EET Asia potencia el simulador de cadencia. Consultado el 1 de marzo de 2017.
- ^ Tech Design Forum Cadence expande Protium para la creación de prototipos basados en bastidor. Consultado el 28 de mayo de 2019.
- ^ La máquina Electronics Weekly Cadence puede crear un prototipo de un SoC de puerta de mil millones en FPGA. Consultado el 29 de mayo de 2019.
- ^ Actualización de EE Journal Cadence EDA obtenida el 8 de mayo de 2017
- ^ "Procesador Personalizable Tensilica y DSP IP" . ip.cadence.com . Consultado el 16 de mayo de 2019 .
- ^ AnandTech Cadence Announces Tensilica Q7 DSP Consultado el 15 de mayo de 2029
- ^ Cadencia integrada : Tensilica Vision Q7 DSP IP duplica el rendimiento de la visión y la inteligencia artificial para automóviles, dispositivos móviles AR / VR. Consultado el 16 de mayo de 2019.
- ^ eeNews Embedded Cadence Tensilica HiFi 5 DSP para procesamiento de audio y voz. Consultado el 1 de noviembre de 2018.
- ^ EE Journal Watching AI Evolve obtenido el 12 de noviembre de 2018
- ^ Engineering.com Cadence anuncia la disponibilidad de la arquitectura del procesador Tensilica Xtensa LX7 obtenido el 30 de septiembre de 2016
- ^ Tensilica ConnX B20 DSP IP de Embedded Computing Design Cadence aumenta el rendimiento para radar / Lidar automotriz y 5G Consultado el 8 de marzo de 2019
- ^ Electronics Weekly Cadence aumenta el rendimiento de DSP para comunicaciones 5G y radares y lidar automotrices. Consultado el 7 de marzo de 2019.
- ^ AnandTech Cadence Announces The Tensilica DNA 100 IP: Bigger Artificial Intelligence Obtenido el 19 de septiembre de 2018
- ^ El procesador de red neuronal profunda de Electronic Design Cadence empuja a 3.4 TMAC / W Consultado el 26 de septiembre de 2018
- ^ a b "Software UNIX y herramientas CAD" . Universidad de Carleton. Archivado desde el original el 30 de abril de 2012 . Consultado el 10 de junio de 2007 .
- ^ a b EE Times Cadence paga $ 80 millones para comprar la firma de integridad de señal. Consultado el 3 de julio de 2012.
- ^ McGrath, Dylan (2 de abril de 2019). "Mercado de análisis del sistema de ojos de cadencia" . EE Times .
- ^ EE News Embedded Complete Co-simulación eléctrico-térmica para análisis del sistema. Consultado el 19 de septiembre de 2019.
- ^ "Cadencia" . Fortuna . Consultado el 28 de abril de 2020 .
- ^ Great Place to Work GENTE Empresas que se preocupan 2020 Consultado el 28 de noviembre de 2020
- ^ "Las 50 mejores empresas de ESG: una lista de las principales acciones de hoy por valores ambientales, sociales y de gobernanza" . Diario de negocios del inversor . 2 de diciembre de 2019.
- ^ Sitio web de GSA Ganador del premio al liderazgo ejemplar Dr. Morris Chang Consultado el 28 de noviembre de 2020
- ^ NY Times Cadence to Buy Gateway Design Consultado el 20 de enero de 2005
- ^ Diseño de cadencia UPI , lógica válida obtenido el 2 de octubre de 1991
- ^ SemiEngineering Valid Logic Systems Consultado el 29 de noviembre de 2020
- ^ Historia de sistemas de diseño de cadencia de universo de financiación obtenido el 20 de enero de 2005
- ↑ Cadence to Buy Cooper & Chyan Consultado el 29 de octubre de 1996
- ^ Wall Street Journal Cadence Design Systems acuerda comprar Cooper & Chyan. Consultado el 29 de octubre de 1996.
- ^ "Cadencia para adquirir Quickturn Design" . The New York Times . 10 de diciembre de 1998 . Consultado el 3 de abril de 2015 .
- ^ "Actualización: la cadencia se eleva con la compra de Orcad" . EETimes .
- ^ EE Times Cadence compra el negocio de herramientas de diseño para pruebas de IBM. Consultado el 1 de octubre de 2002.
- ^ EDN Cadence adquiere Celestry obtenido el 16 de enero de 2003
- ^ Santarini, Michael (14 de julio de 2003). "Cadence compra al proveedor formal de herramientas Verplex" . EE Times . Consultado el 21 de diciembre de 2017 .
- ^ Times, EE (6 de abril de 2004). "Cadence adquiere el proveedor de diseño analógico Neolinear" . EE Times .
- ^ EE Times Cadence completa la adquisición de Verisity. Consultado el 7 de abril de 2005.
- ^ "Cadence compró la startup Praesagus de DFM por $ 26 millones" .
- ^ Cadencia de diseño electrónico adquiere Invarium para reforzar la tecnología DFM. Consultado el 22 de julio de 2007.
- ^ "Cadence Design Systems compra chip design co., Clear Shape | VentureBeat" . venturebeat.com . Consultado el 20 de diciembre de 2017 .
- ^ EDN Cadence para adquirir Clear Shape. Consultado el 20 de enero de 2005.
- ^ Leopold, George (21 de marzo de 2008). "Cadence compra Chip Estimate, especialista en reutilización de IP" . EE Times . Consultado el 20 de diciembre de 2017 .
- ^ EDN Cadence para comprar Denali por $ 315 millones. Consultado el 13 de mayo de 2010.
- ^ EE Times Cadence Buys Altos Design Automation obtenido el 10 de mayo de 2011
- ^ Silicon Valley Business Journal Cadence adquiere Altos Design Automation. Obtenido el 10 de mayo de 2011.
- ^ EE Times Cadence adquiere al especialista en energía Azuro. Consultado el 12 de julio de 2011.
- ^ Evertiq Cadence adquiere Sigrity. Consultado el 3 de julio de 2012.
- ^ La adquisición de EE News Europe Cosmic Circuits ayuda a Cadence a expandir la cartera de IP. Consultado el 7 de febrero de 2013.
- ^ EE Times Cadence compra inicio de IP analógica. Consultado el 7 de febrero de 2013.
- ^ EETimes Cadence para adquirir Tensilica Consultado el 11 de marzo de 2013
- ^ VentureBeat Cadence compra la empresa de diseño de chips Tensilica por 380 millones de dólares. Consultado el 11 de marzo de 2013.
- ^ EE Times Cadence comprando Evatronix para impulsar el grupo de IP. Consultado el 7 de mayo de 2013.
- ^ New Electronics Cadence Buys Forte, Looks to build HLS Offer Consultado el 6 de febrero de 2014
- ^ Electronics 360 The Math Backs Cadence's Forte Acquisition Obtenido el 6 de febrero de 2014
- ^ eeNews Embedded Cadence aumenta el perfil de verificación formal con la compra de Jasper DA Consultado el 23 de abril de 2014
- ^ Electronics 360 Cadence sigue consolidándose con la compra de Jasper obtenido el 22 de abril de 2014
- ^ EENews Analog Cadence adquiere tecnología de aceleración de simulación lógica paralela con la compra de Rocketick. Consultado el 13 de abril de 2016.
- ^ eeNews Analog Cadence aumenta la oferta de comunicaciones IP de alta velocidad con nusemi dea. Consultado el 2 de noviembre de 2017.
- ^ Silicon Valley Business Journal Cadence Design Systems para adquirir AWR Corp. de National Instruments por $ 160 millones. Consultado el 2 de diciembre de 2019.
- ^ New Electronics Cadence realiza la adquisición de Integrand. Consultado el 17 de febrero de 2020.
- ^ EverythingRF Cadence acelera la innovación en comunicaciones de RF 5G al adquirir Integrand Consultado el 14 de febrero de 2020
- ^ CBC Un nuevo capítulo: la empresa de Silicon Valley compra la empresa de tecnología de St. John. Consultado el 13 de agosto de 2020.
- ^ Betakit Newfoundland's InspectAR adquirido por Cadence Design Systems. Consultado el 13 de agosto de 2020.
- ^ Se dice que Specialized Software Maker participa en las negociaciones de compra , Andrew Ross Sorkin y Michael J. de la Merced, The New York Times , Publicado: 4 de junio de 2007
- ^ "Cadence retira propuesta para adquirir Mentor Graphics" .
- ^ a b Descripción general de Business Week (muro de pago) de todo el caso, después del juicio penal pero antes de la compra por parte de Synopsys .
- ^ Artículo de EEDesign sobre el acuerdo final.
- ↑ Cadence v. Avanti: The UTSA and California Trade Secret Law Archivado el 7 de julio de 2012 en archive.today , Danley, J., Berkeley Technology Law Journal, 2004, Vol 19; Parte 1, páginas 289-308
- ^ En los tribunales, las amenazas se convierten en un hecho alarmante de la vida , Deborah Sontag, The New York Times , 20 de marzo de 2005
- ^ Extraña saga legal toma un giro feo , Richard Goering, EE Times , 02 de agosto de 2004
- ^ El jurado encuentra a Mohsen culpable de perjurio, obstrucción de la justicia , Dylan McGrath, EE Times , 28 de febrero de 2006
- ^ https://www.eetimes.com/author.asp?section_id=14&doc_id=1285369
- ^ https://www.eetimes.com/document.asp?doc_id=1174225
- ^ Cadence demanda a Berkeley Design Automation , Dylan McGrath, EE Times , 15 de abril de 2013
- ^ Mentor compra Berkeley DA después de la demanda de Cadence , Peter Clarke, eeNews Europe, 24 de marzo de 2014
- ^ Bailey, Brian (20 de diciembre de 2017). "Alberto Sangiovanni-Vincentelli recibe el premio EDAA Lifetime Achievement Award" . EE Times .