IA-64
IA-64 ( arquitectura Intel Itanium ) es la arquitectura de conjunto de instrucciones (ISA) de la familia Itanium de microprocesadores Intel de 64 bits . La especificación básica de ISA se originó en Hewlett-Packard(HP), y fue desarrollado y luego implementado en una nueva microarquitectura de procesador por Intel con la asociación y la experiencia continuas de HP en los conceptos de diseño subyacentes de EPIC. Para establecer lo que fue su primer ISA nuevo en 20 años y llevar una línea de productos completamente nueva al mercado, Intel hizo una inversión masiva en definición de productos, diseño, herramientas de desarrollo de software, SO, asociaciones de la industria del software y marketing. Para respaldar este esfuerzo, Intel creó el equipo de diseño más grande de su historia y un nuevo equipo de marketing y habilitación de la industria completamente separado de x86. El primer procesador Itanium, con nombre en código Merced , se lanzó en 2001.
La arquitectura de Itanium se basa en un paralelismo explícito a nivel de instrucción , en el que el compilador decide qué instrucciones ejecutar en paralelo. Esto contrasta con las arquitecturas superescalares , que dependen del procesador para administrar las dependencias de instrucciones en tiempo de ejecución. En todos los modelos de Itanium, hasta Tukwila inclusive , los núcleos ejecutan hasta seis instrucciones por ciclo de reloj .
En 2008, Itanium fue la cuarta arquitectura de microprocesador más implementada para sistemas de clase empresarial , detrás de x86-64 , Power ISA y SPARC . [1]
En 1989, HP comenzó a preocuparse de que las arquitecturas de computación de conjuntos de instrucciones reducidos (RISC) se acercaran a un límite de procesamiento de una instrucción por ciclo . Tanto los investigadores de Intel como de HP habían estado explorando opciones de arquitectura de computadoras para diseños futuros y por separado comenzaron a investigar un nuevo concepto conocido como palabra de instrucción muy larga (VLIW) [2] que surgió de la investigación de la Universidad de Yale a principios de la década de 1980. [3] VLIW es un concepto de arquitectura de computadora (como RISC y CISC) donde una sola palabra de instrucción contiene múltiples instrucciones codificadas en una palabra de instrucción muy larga para facilitar que el procesador ejecute múltiples instrucciones.en cada ciclo de reloj. Las implementaciones típicas de VLIW se basan en gran medida en compiladores sofisticados para determinar en el momento de la compilación qué instrucciones se pueden ejecutar al mismo tiempo y la programación adecuada de estas instrucciones para su ejecución y también para ayudar a predecir la dirección de las operaciones de rama. El valor de este enfoque es realizar un trabajo más útil en menos ciclos de reloj y simplificar la programación de instrucciones del procesador y los requisitos de hardware de predicción de ramas, con una penalización en el aumento de la complejidad, el costo y el consumo de energía del procesador a cambio de una ejecución más rápida.
