JTAG
JTAG (llamado así por el Joint Test Action Group que lo codificó) es un estándar de la industria para verificar diseños y probar placas de circuito impreso después de la fabricación.
JTAG implementa estándares para la instrumentación en chip en la automatización del diseño electrónico (EDA) como una herramienta complementaria a la simulación digital . [1] Especifica el uso de un puerto de depuración dedicado que implementa una interfaz de comunicaciones en serie para el acceso de baja sobrecarga sin requerir acceso externo directo a la dirección del sistema y los buses de datos. La interfaz se conecta a un puerto de acceso de prueba (TAP) en chip que implementa un protocolo con estado para acceder a un conjunto de registros de prueba que presentan niveles lógicos de chip y capacidades de dispositivo de varias partes.
El Joint Test Action Group se formó en 1985 para desarrollar un método de verificación de diseños y pruebas de placas de circuito impreso después de la fabricación. En 1990, el Instituto de Ingenieros Eléctricos y Electrónicos codificó los resultados del esfuerzo en el Estándar IEEE 1149.1-1990, titulado Puerto de acceso de prueba estándar y Arquitectura de escaneo de límites .
Los estándares JTAG han sido ampliados por muchos fabricantes de chips de semiconductores con variantes especializadas para proporcionar características específicas del proveedor. [2]
En la década de 1980, las placas de circuito multicapa y los circuitos integrados (IC) que utilizaban una matriz de rejilla de bolas y tecnologías de montaje similares se estaban convirtiendo en estándar, y se estaban haciendo conexiones entre los IC que no estaban disponibles para las sondas. La mayoría de las fallas de fabricación y de campo en las placas de circuitos se debieron a uniones de soldadura deficientes en las placas, imperfecciones entre las conexiones de las placas o las uniones y cables de unión de las almohadillas de CI a los marcos de los terminales de los pines. El Grupo de Acción de Prueba Conjunta (JTAG) se formó en 1985 para proporcionar una vista de los pines desde una almohadilla IC a otra para que se pudieran descubrir estas fallas.
El estándar de la industria se convirtió en estándar IEEE en 1990 como IEEE Std. 1149.1-1990 [3] después de muchos años de uso inicial. En el mismo año, Intel lanzó su primer procesador con JTAG (el 80486 ) que llevó a una adopción industrial más rápida por parte de todos los fabricantes. En 1994, se agregó un suplemento que contiene una descripción del lenguaje de descripción de exploración de límites (BSDL). En 2001 se realizaron y publicaron mejoras adicionales con respecto al uso de todos ceros para EXTEST, separando el uso de SAMPLE de PRELOAD y una mejor implementación para las celdas OBSERVE_ONLY. [4] Desde 1990, este estándar ha sido adoptado por compañías de electrónica de todo el mundo.El escaneo de límites es ahora mayormente sinónimo de JTAG, pero JTAG tiene usos esenciales más allá de tales aplicaciones de fabricación.
