Un ADC integrador es un tipo de convertidor de analógico a digital que convierte un voltaje de entrada desconocido en una representación digital mediante el uso de un integrador.. En su implementación básica, el convertidor de doble pendiente, el voltaje de entrada desconocido se aplica a la entrada del integrador y se le permite aumentar durante un período de tiempo fijo (el período de aceleración). Luego, se aplica al integrador un voltaje de referencia conocido de polaridad opuesta y se le permite aumentar hasta que la salida del integrador vuelve a cero (el período de reducción). El voltaje de entrada se calcula en función del voltaje de referencia, el período de tiempo de aceleración constante y el período de tiempo de desaceleración medido. La medición del tiempo de inactividad generalmente se realiza en unidades del reloj del convertidor, por lo que los tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando la resolución.
Los convertidores de este tipo pueden lograr una alta resolución, pero a menudo lo hacen a expensas de la velocidad. Por esta razón, estos convertidores no se encuentran en aplicaciones de procesamiento de señales o audio. Su uso se limita típicamente a voltímetros digitales y otros instrumentos que requieren mediciones muy precisas.
Diseño básico
El circuito ADC integrador básico consta de un integrador, un interruptor para seleccionar entre el voltaje a medir y el voltaje de referencia, un temporizador que determina cuánto tiempo se integra lo desconocido y mide cuánto tiempo tomó la integración de referencia, un comparador para detectar cruce por cero y un controlador. Dependiendo de la implementación, también puede haber un interruptor en paralelo con el condensador del integrador para permitir que el integrador se reinicie. Las entradas al controlador incluyen un reloj (que se usa para medir el tiempo) y la salida de un comparador que se usa para detectar cuando la salida del integrador llega a cero.
La conversión tiene lugar en dos fases: la fase de aceleración, donde la entrada al integrador es la tensión a medir, y la fase de reducción, donde la entrada al integrador es una tensión de referencia conocida. Durante la fase de aceleración, el interruptor selecciona el voltaje medido como entrada al integrador. Se permite que el integrador realice una rampa durante un período de tiempo fijo para permitir que se acumule una carga en el condensador del integrador. Durante la fase de reducción, el interruptor selecciona el voltaje de referencia como entrada al integrador. El tiempo que tarda la salida del integrador en volver a cero se mide durante esta fase.
Para que el voltaje de referencia reduzca el voltaje del integrador, el voltaje de referencia debe tener una polaridad opuesta a la del voltaje de entrada. En la mayoría de los casos, para voltajes de entrada positivos, esto significa que el voltaje de referencia será negativo. Para manejar voltajes de entrada positivos y negativos, se requiere un voltaje de referencia positivo y negativo. La selección de qué referencia usar durante la fase de aceleración se basaría en la polaridad de la salida del integrador al final de la fase de aceleración.
La ecuación básica para la salida del integrador (asumiendo una entrada constante) es:
Suponiendo que el voltaje del integrador inicial al comienzo de cada conversión es cero y que el voltaje del integrador al final del período de agotamiento será cero, tenemos las siguientes dos ecuaciones que cubren la salida del integrador durante las dos fases de la conversión:
Las dos ecuaciones se pueden combinar y resolver para , el voltaje de entrada desconocido:
A partir de la ecuación, se hace evidente uno de los beneficios del ADC de integración de doble pendiente: la medición es independiente de los valores de los elementos del circuito (R y C). Sin embargo, esto no significa que los valores de R y C no sean importantes en el diseño de un ADC integrador de doble pendiente (como se explicará a continuación).
Tenga en cuenta que en el gráfico de la derecha, se muestra que el voltaje aumenta durante la fase de aceleración y disminuye durante la fase de desaceleración. En realidad, debido a que el integrador usa el amplificador operacional en una configuración de retroalimentación negativa, aplica unahará que la salida del integrador baje . La subida y la bajada se refieren con mayor precisión al proceso de agregar carga al condensador integrador durante la fase de aceleración y eliminar la carga durante la fase de desaceleración.
La resolución del ADC integrador de doble pendiente está determinada principalmente por la duración del período de desaceleración y por la resolución de la medición del tiempo (es decir, la frecuencia del reloj del controlador). La resolución requerida (en número de bits) dicta la duración mínima del período de reducción para una entrada de escala completa ():
Durante la medición de una entrada a escala completa, la pendiente de la salida del integrador será la misma durante las fases de aceleración y desaceleración. Esto también implica que el tiempo del período de aceleración y el período de desaceleración serán iguales () y que el tiempo total de medición será . Por lo tanto, el tiempo total de medición para una entrada a escala completa se basará en la resolución deseada y la frecuencia del reloj del controlador:
Si se requiere una resolución de 16 bits con un reloj de controlador de 10 MHz, el tiempo de medición será de 13,1 milisegundos (o una frecuencia de muestreo de solo 76 muestras por segundo). Sin embargo, el tiempo de muestreo se puede mejorar sacrificando la resolución. Si el requisito de resolución se reduce a 10 bits, el tiempo de medición también se reduce a solo 0,2 milisegundos (casi 4900 muestras por segundo).
Limitaciones
Hay límites para la resolución máxima del ADC integrador de doble pendiente. No es posible aumentar la resolución del ADC básico de doble pendiente a valores arbitrariamente altos utilizando tiempos de medición más largos o relojes más rápidos. La resolución está limitada por:
- El rango del amplificador integrador. Los rieles de voltaje en un amplificador operacional limitan el voltaje de salida del integrador. Una entrada que se deja conectada al integrador durante demasiado tiempo eventualmente hará que el amplificador operacional limite su salida a un valor máximo, lo que hará que cualquier cálculo basado en el tiempo de espera no tenga sentido. Por lo tanto, la resistencia y el condensador del integrador se eligen cuidadosamente en función de los rieles de voltaje del amplificador operacional, el voltaje de referencia y la entrada de escala completa esperada, y el tiempo de ejecución más largo necesario para lograr la resolución deseada.
- La precisión del comparador utilizado como detector nulo. El ruido del circuito de banda ancha limita la capacidad del comparador para identificar exactamente cuándo la salida del integrador ha llegado a cero. Goeke sugiere que un límite típico es una resolución de comparación de 1 milivoltio. [1]
- La calidad del condensador del integrador. Aunque el condensador integrador no necesita ser perfectamente lineal, necesita ser invariante en el tiempo. La absorción dieléctrica provoca errores de linealidad. [2]
Mejoras
El diseño básico del ADC integrador de doble pendiente tiene limitaciones en linealidad, velocidad de conversión y resolución. Se han realizado varias modificaciones al diseño básico para superarlas hasta cierto punto.
Mejoras previas
Pendiente doble mejorada
La fase de aceleración del diseño básico de doble pendiente integra el voltaje de entrada durante un período de tiempo fijo. Es decir, permite que se acumule una cantidad desconocida de carga en el condensador del integrador. La fase de reducción se utiliza para medir esta carga desconocida para determinar el voltaje desconocido. Para una entrada de escala completa igual a la tensión de referencia, la mitad del tiempo de medición se gasta en la fase de aceleración. Reducir la cantidad de tiempo empleado en la fase de preparación puede reducir el tiempo total de medición. Una implementación común utiliza un rango de entrada dos veces mayor que el voltaje de referencia.
Una forma sencilla de reducir el tiempo de ejecución es aumentar la tasa de acumulación de carga en el condensador integrador reduciendo el tamaño de la resistencia utilizada en la entrada. Esto aún permite la misma cantidad total de acumulación de carga, pero lo hace durante un período de tiempo menor. El uso del mismo algoritmo para la fase de reducción da como resultado la siguiente ecuación para el cálculo del voltaje de entrada desconocido ():
Tenga en cuenta que esta ecuación, a diferencia de la ecuación del convertidor básico de doble pendiente, depende de los valores de las resistencias integradoras. O, lo que es más importante, depende de la relación de los dos valores de resistencia. Esta modificación no hace nada para mejorar la resolución del convertidor (ya que no aborda ninguna de las limitaciones de resolución mencionadas anteriormente).
Subida de varias pendientes
Un método para mejorar la resolución del convertidor es aumentar artificialmente el rango del amplificador integrador durante la fase de aceleración. Como se mencionó anteriormente, el propósito de la fase de aceleración es agregar una cantidad desconocida de carga al integrador para medirla posteriormente durante la fase de desaceleración. Tener la capacidad de agregar mayores cantidades de carga permite mediciones de mayor resolución. Por ejemplo, suponga que somos capaces de medir la carga en el integrador durante la fase de reducción a una granularidad de 1 culombio. Si nuestro amplificador integrador nos limita a poder agregar solo hasta 16 culombios de carga al integrador durante la fase de aceleración, nuestra medición total se limitará a 4 bits (16 valores posibles). Si podemos aumentar el rango del integrador para permitirnos sumar hasta 32 culombios, nuestra resolución de medición aumenta a 5 bits.
Un método para aumentar la capacidad del integrador es sumar o restar periódicamente cantidades conocidas de carga durante la fase de aceleración para mantener la salida del integrador dentro del rango del amplificador integrador. Entonces, la cantidad total de carga acumulada artificialmente es la carga introducida por el voltaje de entrada desconocido más la suma de las cargas conocidas que se sumaron o restaron.
El diagrama de circuito que se muestra a la derecha es un ejemplo de cómo se podría implementar la aceleración de pendientes múltiples. El concepto es que el voltaje de entrada desconocido,, siempre se aplica al integrador. Los voltajes de referencia positivos y negativos controlados por los dos interruptores independientes suman y restan carga según sea necesario para mantener la salida del integrador dentro de sus límites. Las resistencias de referencia, y son necesariamente más pequeños que para asegurar que las referencias puedan superar la carga introducida por la entrada. Se conecta un comparador a la salida para comparar el voltaje del integrador con un voltaje de umbral. El controlador del convertidor utiliza la salida del comparador para decidir qué voltaje de referencia se debe aplicar. Este puede ser un algoritmo relativamente simple: si la salida del integrador está por encima del umbral, habilite la referencia positiva (para hacer que la salida baje); si la salida del integrador está por debajo del umbral, habilite la referencia negativa (para hacer que la salida suba). El controlador realiza un seguimiento de la frecuencia con la que se enciende cada interruptor para estimar cuánta carga adicional se colocó (o se eliminó) del capacitor integrador como resultado de los voltajes de referencia.
A la derecha hay un gráfico de salida de muestra del integrador durante un aumento de pendiente múltiple. Cada línea vertical punteada representa un punto de decisión del controlador donde muestrea la polaridad de la salida y elige aplicar el voltaje de referencia positivo o negativo a la entrada. Idealmente, el voltaje de salida del integrador al final del período de arranque se puede representar mediante la siguiente ecuación:
dónde es el período de muestreo, es el número de periodos en los que se activa la referencia positiva, es el número de periodos en los que se activa la referencia negativa, y es el número total de períodos en la fase de preparación.
La resolución obtenida durante el período de aceleración se puede determinar asumiendo que la salida del integrador al final de la fase de aceleración es cero. Esto nos permite relacionar la entrada desconocida,, a solo las referencias y el valores:
La resolución se puede expresar en términos de la diferencia entre pasos individuales de la salida del convertidor. En este caso, si resolvemos la ecuación anterior para utilizando y (la suma de y siempre debe ser igual ), la diferencia será igual a la cantidad resoluble más pequeña. Esto da como resultado una ecuación para la resolución de la fase de aceleración de pendiente múltiple (en bits) de:
Usando valores típicos de las resistencias de referencia y de 10k ohmios y una resistencia de entrada de 50k ohmios, podemos lograr una resolución de 16 bits durante la fase de aceleración con 655360 periodos (65,5 milisegundos con un reloj de 10 MHz).
Si bien es posible continuar la aceleración de pendiente múltiple indefinidamente, no es posible aumentar la resolución del convertidor a niveles arbitrariamente altos simplemente usando un tiempo de aceleración más largo. El error se introduce en la aceleración de pendiente múltiple a través de la acción de los interruptores que controlan las referencias, el acoplamiento cruzado entre los interruptores, la inyección de carga no intencionada del interruptor, las discrepancias en las referencias y los errores de sincronización. [3]
Parte de este error se puede reducir mediante la operación cuidadosa de los interruptores. [4] [5] En particular, durante el período de arranque, cada interruptor debe activarse un número constante de veces. El algoritmo explicado anteriormente no hace esto y simplemente alterna los interruptores según sea necesario para mantener la salida del integrador dentro de los límites. La activación de cada interruptor un número constante de veces hace que el error relacionado con el cambio sea aproximadamente constante. Cualquier compensación de salida que sea el resultado del error de conmutación se puede medir y luego restar del resultado.
Mejoras a la baja
Descenso de varias pendientes
La bajada simple de una sola pendiente es lenta. Por lo general, el tiempo de inactividad se mide en tics de reloj, por lo que para obtener una resolución de cuatro dígitos, el tiempo de inactividad puede tardar hasta 10,000 ciclos de reloj. Una reducción de pendiente múltiple puede acelerar la medición sin sacrificar la precisión. Al utilizar 4 tasas de pendiente, cada una de las cuales es una potencia de diez más gradual que la anterior, se puede lograr una resolución de cuatro dígitos en aproximadamente 40 tics de reloj o menos, una gran mejora de velocidad. [6]
El circuito que se muestra a la derecha es un ejemplo de un circuito de descenso de pendientes múltiples con cuatro pendientes de descenso, cada uno de los cuales es diez veces más gradual que el anterior. Los interruptores controlan qué pendiente se selecciona. El interruptor que contieneselecciona la pendiente más pronunciada (es decir, hará que la salida del integrador se mueva hacia cero más rápido). Al comienzo del intervalo de reducción, la entrada desconocida se elimina del circuito abriendo el interruptor conectado a y cerrando el cambiar. Una vez que la salida del integrador llega a cero (y se mide el tiempo de se abre el interruptor y se selecciona la siguiente pendiente cerrando el cambiar. Esto se repite hasta la pendiente final deha llegado a cero. La combinación de los tiempos de descenso para cada una de las pendientes determina el valor de la entrada desconocida. En esencia, cada pendiente agrega un dígito de resolución al resultado.
En el circuito de ejemplo, las resistencias de pendiente difieren en un factor de 10. Este valor, conocido como base (), puede tener cualquier valor. Como se explica a continuación, la elección de la base afecta la velocidad del convertidor y determina el número de pendientes necesarias para lograr la resolución deseada.
La base de este diseño es la suposición de que siempre habrá sobreimpulso al intentar encontrar el cruce por cero al final de un intervalo de reducción. Esto será necesariamente cierto dada cualquier histéresis en la salida del comparador que mide el cruce por cero y debido al muestreo periódico del comparador basado en el reloj del convertidor. Si asumimos que el convertidor cambia de una pendiente a la siguiente en un solo ciclo de reloj (lo que puede ser posible o no), la cantidad máxima de sobreimpulso para una pendiente dada sería el mayor cambio de salida del integrador en un período de reloj:
Para superar este sobreimpulso, la siguiente pendiente no requeriría más de ciclos de reloj, lo que ayuda a establecer un límite en el tiempo total de agotamiento. El tiempo para la primera bajada (utilizando la pendiente más pronunciada) depende de la entrada desconocida (es decir, la cantidad de carga colocada en el condensador integrador durante la fase de subida). Como máximo, esto será:
dónde es el número máximo de períodos de reloj para la primera pendiente, es la tensión máxima del integrador al inicio de la fase de reducción, y es la resistencia utilizada para la primera pendiente.
El resto de las pistas tienen una duración limitada en función de la base seleccionada, por lo que el tiempo restante de la conversión (en períodos de reloj del convertidor) es:
dónde es el número de pendientes.
La conversión de los intervalos de tiempo medidos durante la reducción de pendiente múltiple en un voltaje medido es similar al método de equilibrio de carga utilizado en la mejora de la aceleración de pendiente múltiple. Cada pendiente suma o resta cantidades conocidas de carga al condensador integrador. La preparación habrá agregado una cantidad desconocida de carga al integrador. Luego, durante el descenso, la primera pendiente resta una gran cantidad de carga, la segunda pendiente agrega una cantidad menor de carga, etc. y cada pendiente subsiguiente se mueve una cantidad menor en la dirección opuesta a la pendiente anterior con el objetivo de acercándose cada vez más a cero. Cada pendiente suma o resta una cantidad de carga proporcional a la resistencia de la pendiente y la duración de la pendiente:
es necesariamente un número entero y será menor o igual que para la segunda y siguientes pistas. Usando el circuito anterior como ejemplo, la segunda pendiente,, puede contribuir con el siguiente cargo, , al integrador:
- en pasos de
Es decir, valores posibles con el mayor igual al paso más pequeño de la primera pendiente, o un dígito (base 10) de resolución por pendiente. Generalizando esto, podemos representar el número de pendientes,, en cuanto a la base y la resolución requerida, :
Sustituyendo esto nuevamente en la ecuación que representa el tiempo de descenso requerido para la segunda pendiente y las siguientes, obtenemos esto:
Lo cual, cuando se evalúa, muestra que el tiempo mínimo de desaceleración se puede lograr usando una base de e . Esta base puede ser difícil de usar tanto en términos de complejidad en el cálculo del resultado como de encontrar una red de resistencias adecuada, por lo que una base de 2 o 4 sería más común.
Residuos ADC
Cuando se utilizan mejoras de aceleración como la aceleración de pendiente múltiple, donde una parte de la resolución del convertidor se resuelve durante la fase de aceleración, es posible eliminar la fase de desaceleración por completo utilizando un segundo tipo de analógico. convertidor a digital. [7] Al final de la fase de aceleración de una conversión de aceleración de pendiente múltiple, todavía quedará una cantidad desconocida de carga restante en el condensador del integrador. En lugar de utilizar una fase de reducción tradicional para determinar esta carga desconocida, un segundo convertidor puede convertir directamente la tensión desconocida y combinarla con el resultado de la fase de aceleración para determinar la tensión de entrada desconocida.
Suponiendo que se esté utilizando el aumento de pendiente múltiple como se describe anteriormente, el voltaje de entrada desconocido puede estar relacionado con los contadores de aumento de pendiente múltiple, y , y el voltaje de salida del integrador medido, utilizando la siguiente ecuación (derivada de la ecuación de salida de aceleración de múltiples pendientes):
Esta ecuación representa el cálculo teórico del voltaje de entrada asumiendo componentes ideales. Dado que la ecuación depende de casi todos los parámetros del circuito, cualquier variación en las corrientes de referencia, el condensador integrador u otros valores introducirán errores en el resultado. Por lo general, se incluye un factor de calibracin en el término para tener en cuenta los errores medidos (o, como se describe en la patente de referencia, para convertir la salida del ADC de residuos en las unidades de los contadores de aceleración).
En lugar de utilizarse para eliminar completamente la fase de degradación, el ADC residual también se puede utilizar para hacer que la fase de degradación sea más precisa de lo que sería posible de otro modo. [8] Con una fase de reducción tradicional, el período de medición del tiempo de reducción finaliza con la salida del integrador atravesando cero voltios. Existe una cierta cantidad de error involucrado en la detección del cruce por cero usando un comparador (una de las deficiencias del diseño básico de doble pendiente como se explicó anteriormente). Al usar el ADC residual para muestrear rápidamente la salida del integrador (sincronizado con el reloj del controlador del convertidor, por ejemplo), se puede tomar una lectura de voltaje tanto inmediatamente antes como inmediatamente después del cruce por cero (medido con un comparador). Como la pendiente del voltaje del integrador es constante durante la fase de desaceleración, las dos mediciones de voltaje se pueden usar como entradas para una función de interpolación que determina con mayor precisión el tiempo del cruce por cero (es decir, con una resolución mucho más alta que la el reloj del controlador solo lo permitiría).
Otras mejoras
Convertidor de integración continua
Combinando algunas de estas mejoras con el diseño básico de doble pendiente (es decir, la aceleración de múltiples pendientes y el ADC de residuos), es posible construir un convertidor analógico a digital integrador que sea capaz de operar continuamente sin la necesidad de un intervalo de descenso. [9] Conceptualmente, se permite que el algoritmo de aceleración de pendientes múltiples funcione de forma continua. Para iniciar una conversión, suceden dos cosas simultáneamente: el ADC residual se usa para medir la carga aproximada actualmente en el capacitor integrador y los contadores que monitorean el aumento de pendiente múltiple se restablecen. Al final de un período de conversión, se toma otra lectura de ADC de residuo y se anotan los valores de los contadores de aceleración de pendiente múltiple.
La entrada desconocida se calcula usando una ecuación similar a la utilizada para el residuo ADC, excepto que se incluyen dos voltajes de salida ( que representa el voltaje del integrador medido al inicio de la conversión, y que representa el voltaje del integrador medido al final de la conversión.
Un convertidor de integración continua de este tipo es muy similar a un convertidor de analógico a digital delta-sigma .
Calibración
En la mayoría de las variantes del convertidor integrador de doble pendiente, el rendimiento del convertidor depende de uno o más de los parámetros del circuito. En el caso del diseño básico, la salida del convertidor es en términos de voltaje de referencia. En diseños más avanzados, también hay dependencias de una o más resistencias utilizadas en el circuito o del condensador integrador que se utiliza. En todos los casos, incluso si se utilizan componentes de precisión costosos, puede haber otros efectos que no se tienen en cuenta en las ecuaciones generales de doble pendiente (efecto dieléctrico en el condensador o dependencia de la frecuencia o temperatura en cualquiera de los componentes). Cualquiera de estas variaciones resulta en un error en la salida del convertidor. En el mejor de los casos, esto es simplemente ganancia y / o error de compensación. En el peor de los casos, podría producirse no linealidad o no monotonicidad.
Se puede realizar alguna calibración interna al convertidor (es decir, sin requerir ninguna entrada externa especial). Este tipo de calibración se realizaría cada vez que se enciende el convertidor, periódicamente mientras el convertidor está funcionando, o solo cuando se ingresa a un modo de calibración especial. Otro tipo de calibración requiere entradas externas de cantidades conocidas (por ejemplo, estándares de voltaje o referencias de resistencia de precisión) y normalmente se realizaría con poca frecuencia (cada año para equipos usados en condiciones normales, más a menudo cuando se usan en aplicaciones de metrología ).
De estos tipos de error, el error de compensación es el más simple de corregir (asumiendo que hay una compensación constante en todo el rango del convertidor). Esto se hace a menudo en el interior del propio convertidor tomando periódicamente medidas del potencial de tierra. Idealmente, medir el suelo siempre debería resultar en una salida cero. Cualquier salida distinta de cero indica el error de compensación en el convertidor. Es decir, si la medición de tierra resultó en una salida de 0.001 voltios, se puede asumir que todas las mediciones serán compensadas por la misma cantidad y se puede restar 0.001 de todos los resultados subsecuentes.
El error de ganancia se puede medir y corregir de manera similar internamente (nuevamente asumiendo que hay un error de ganancia constante en todo el rango de salida). La referencia de voltaje (o algún voltaje derivado directamente de la referencia) se puede utilizar como entrada al convertidor. Si se asume que la referencia de voltaje es precisa (dentro de las tolerancias del convertidor) o que la referencia de voltaje se ha calibrado externamente contra un estándar de voltaje, cualquier error en la medición sería un error de ganancia en el convertidor. Si, por ejemplo, la medición de la referencia de 5 voltios de un convertidor dio como resultado una salida de 5,3 voltios (después de tener en cuenta cualquier error de compensación), se puede aplicar un multiplicador de ganancia de 0,94 (5 / 5,3) a cualquier resultado de medición posterior.
Ver también
Notas al pie
- ^ Goeke 1989 , p. 9
- ^ Catálogo de Hewlett-Packard, 1981, página 49, que dice: "Para entradas pequeñas, el ruido se convierte en un problema y para entradas grandes, la absorción dieléctrica del condensador se convierte en un problema".
- ^ Eng y Matson 1994
- ^ Eng y Matson 1994
- ^ Goeke 1989
- ^ Goeke 1989 , p. 9, indicando, "La escalada de múltiples pendientes reduce el tiempo para realizar la escalada".
- ^ Riedel 1992
- ^ Regier 2001
- ^ Goeke 1992
Referencias
- US 5321403 , Eng, Benjamin, Jr. & Don Matson, "Multiple Slope Analog-to-Digital Converter", emitido el 14 de junio de 1994
- Goeke, Wayne (abril de 1989), "Convertidor analógico a digital de integración de 8,5 dígitos con rendimiento de 16 bits y 100.000 muestras por segundo" (PDF) , HP Journal , 40 (2): 8–15
- US 5117227 , Goeke, Wayne, "Conversor analógico a digital de alta resolución de integración continua", publicado el 26 de mayo de 1992
- Kester, Walt, Manual de conversión de datos , ISBN 0-7506-7841-0
- US 6243034 , Regier, Christopher, "Integración del convertidor analógico a digital con resolución mejorada", publicado el 5 de junio de 2001
- US 5101206 , Riedel, Ronald, "Integrating analog to digital converter", emitido el 31 de marzo de 1992