M · CORE es una arquitectura de microcontrolador basada en RISC de bajo consumo desarrollada por Motorola (posteriormente Freescale , ahora parte de NXP ), diseñada para su uso en sistemas integrados . Introducida a finales de 1997, la arquitectura combina una ruta de datos interna de 32 bits con instrucciones de 16 bits , [1] e incluye una canalización de instrucciones de cuatro etapas . Las implementaciones iniciales utilizaron un proceso de 360 nm y se ejecutaron a 50 MHz.
Los procesadores M · CORE [2] emplean una arquitectura von Neumann con programa compartido y bus de datos; es posible ejecutar instrucciones desde la memoria de datos. Los ingenieros de Motorola diseñaron M · CORE para tener un bajo consumo de energía y una alta densidad de código . [3]
La CPU CK610 desarrollada por C-SKY es totalmente compatible con M · CORE y tiene compatibilidad con Linux . [ cita requerida ]
Referencias
- ^ M-CORE, microRISC Engine, Programmers Reference Manual (PDF) (Revisión 1.0 ed.), Motorola, Inc., 1997, archivado desde el original (PDF) en 2016-03-04
- ^ MCore2114, 2113, 2112, Información avanzada
- ^ M • Informe arquitectónico CORE . 1997.