MasPar Computer Corporation era un proveedor de minisupercomputadoras que fue fundado en 1987 por Jeff Kalb. La empresa tenía su sede en Sunnyvale, California .
Historia
Mientras Kalb era el vicepresidente de la división de Digital Equipment Corporation (DEC) que construía circuitos integrados , algunos investigadores de esa división estaban construyendo una supercomputadora basada en la supercomputadora Goodyear MPP (procesador masivamente paralelo). Los investigadores de DEC mejoraron la arquitectura al:
- hacer que los elementos del procesador sean de 4 bits en lugar de 1 bit [1]
- aumentando la conectividad de cada elemento del procesador a 8 vecinos de 4.
- agregando una interconexión global para todos los elementos de procesamiento, que era un interruptor de triple redundancia que era más fácil de implementar que un interruptor de barra cruzada completo .
Después de que Digital decidiera no comercializar el proyecto de investigación, Kalb decidió iniciar una empresa para vender esta minisupercomputadora. En 1990, se entregó el producto MP-1 de primera generación. En 1992, se envió el siguiente MP-2. La empresa envió más de 200 sistemas.
MasPar junto con nCUBE criticaron el apoyo de gobierno abierto, por parte de DARPA , de los competidores Intel para sus supercomputadoras personales hipercubo ( iPSC ) y la máquina de conexión Thinking Machines en las páginas de Datamation .
En el Museo de Historia de la Computación se encuentran almacenadas muestras de los parlamentarios MasPar, del Centro de Vuelo Espacial Goddard de la NASA .
MasPar ofreció una familia de máquinas SIMD , obtenidas en segundo lugar por DEC. Las unidades procesadoras son propietarias.
No hubo MP-3. MasPar abandonó el negocio de hardware informático en junio de 1996, deteniendo todo el desarrollo de hardware y transformándose en una nueva empresa de software de minería de datos llamada NeoVista Software. NeoVista fue adquirida por Accrue Software en 1999, que a su vez vendió la división a JDA Software en 2001. [2] [3]
Hardware
MasPar es el único fabricante de supercomputadoras SIMD (a diferencia de las máquinas vectoriales ). En este enfoque, una colección de ALU escucha un programa transmitido desde una fuente central. Las ALU pueden realizar su propia búsqueda de datos, pero todas están bajo el control de una unidad de control de matriz central. Hay un reloj central. El énfasis está en la eficiencia de las comunicaciones y la baja latencia. La arquitectura MasPar está diseñada para escalar y equilibrar el procesamiento, la memoria y la comunicación.
El Maspar MP-1 PE y el posterior Maspar MP-2 PE compatible con binarios son chips CMOS totalmente personalizados , diseñados internamente [1] y fabricados por varios proveedores como HP o TI .
La Unidad de control de matriz (ACU) maneja la búsqueda de instrucciones. Es una arquitectura de almacenamiento de carga . La arquitectura de MasPar es Harvard en un sentido amplio. La ACU implementa una búsqueda de instrucciones microcodificadas , pero logra una instrucción de tipo RISC 1 por reloj. Las unidades aritméticas, ALU con capacidad de búsqueda de datos, se implementan 32 en un chip. Cada ALU está conectada de forma vecina más cercana a otras 8. Las conexiones de borde se eliminan del chip. En este esquema, los perímetros pueden ser toroide -wrapped. Se pueden conectar hasta 16384 unidades dentro de los límites de un gabinete. Un enrutador global, esencialmente un conmutador de barras cruzadas, proporciona E / S externas al conjunto de procesadores.
El chip MP-2 PE contiene 32 elementos de procesador, cada uno de los cuales es una ALU completa de 32 bits con coma flotante, registros y un cambiador de barril . Solo se elimina la función de búsqueda de instrucciones y se coloca en la ACU. El diseño de PE se replica literalmente 32 veces en el chip. El chip está diseñado para interactuar con DRAM , con otros chips de matriz de procesadores y con chips de enrutador de comunicación.
Cada ALU, llamado segmento PE, contiene sesenta y cuatro registros de 32 bits que se utilizan tanto para enteros como para coma flotante. Los registros son direccionables tanto por bits como por bytes . La unidad de coma flotante maneja aritmética de precisión simple y precisión doble en números de formato IEEE . Cada segmento de PE contiene dos registros para la dirección de la memoria de datos y los datos. Cada PE también tiene dos puertos seriales de un bit, uno para la comunicación entrante y otro para la comunicación saliente con su vecino más cercano. La dirección de la comunicación se controla globalmente. Los PE también tienen rutas de entrada y salida a un enrutador global para E / S. Un puerto de difusión permite "promover" una única instancia de datos a datos paralelos. Alternativamente, los datos globales se pueden 'or-ed' a un resultado escalar.
Los enlaces en serie admiten una comunicación en serie de bits de 1 Mbyte / s que permite una comunicación coordinada registro-registro entre procesadores. Cada procesador tiene su propia memoria local, implementada en DRAM. No se incluye memoria interna en los procesadores. Se utiliza la decodificación de instrucciones microcodificadas.
Los 32 PE en un chip se agrupan en dos grupos que comparten una interfaz de memoria común, o máquina M, para el acceso. Un marcador global realiza un seguimiento del uso de la memoria y el registro. La ruta a la memoria tiene 16 bits de ancho. Se admiten los formatos endian grandes y pequeños. Cada procesador tiene su propia memoria de 64 Kbytes. Se admiten tanto el direccionamiento directo como indirecto de la memoria de datos.
El chip está implementado en CMOS de metal de dos niveles y 1,0 micrómetros , disipa 0,8 vatios y está empaquetado en un PQFP de 208 pines . Se utiliza una frecuencia de reloj relativamente baja de 12,5 MHz.
Las máquinas Maspar están conectadas al frente por una máquina host, generalmente un VAX . Se accede a ellas por las extensiones a Fortran y C . Se admiten puntos flotantes de precisión simple y doble IEEE completos.
No hay caché para las ALU. No se requiere caché, debido a que la interfaz de memoria opera a una velocidad acorde con los accesos de datos de la ALU.
Las ALU no implementan la gestión de memoria para la memoria de datos. La ACU utiliza memoria virtual paginada a demanda para la memoria de instrucciones.
Ver también
- Goodyear MPP
- ICL DAP
- Thinking Machines Corporation
- Parsytec
- SUPRENUM
Referencias
- ^ a b John Culver. "MasPar: equipos masivamente paralelos - 32 núcleos en un chip" .
- ^ Bloomberg Businessweek, descripción general de la empresa de Neovista Software, Inc.
- ^ DSstar vol. 5 No. 27 (3 de julio, 2001), JDA Software Buys de Accrue Software NeoVista DM Productos archivados 16/03/2014 en la Wayback Machine
enlaces externos
- La historia del capital de riesgo de Ian Kaplan