PCI Express ( Peripheral Component Interconnect Express ), oficialmente abreviado como PCIe o PCI-e , [1] es un estándar de bus de expansión de computadora en serie de alta velocidad , diseñado para reemplazar los estándares de bus PCI , PCI-X y AGP más antiguos . Es la interfaz de placa base común para tarjetas gráficas de computadoras personales , adaptadores de host de disco duro , SSD , Wi-Fi y conexiones de hardware Ethernet . [2] PCIe tiene numerosas mejoras con respecto a los estándares anteriores, incluido un mayor rendimiento máximo del bus del sistema , un menor número de pines de E/S y un espacio físico más pequeño, mejor escalado del rendimiento para los dispositivos del bus, un mecanismo de informe y detección de errores más detallado (Informes de errores avanzados, AER), [3] y funcionalidad nativa de intercambio en caliente . Las revisiones más recientes del estándar PCIe brindan soporte de hardware para la virtualización de E/S .
Definida por su número de carriles, [4] (el número de líneas de envío y recepción simultáneas de datos como en una carretera que presenta tráfico en ambas direcciones), la interfaz eléctrica PCI Express también se usa en una variedad de otros estándares, más notablemente el Interfaz de tarjeta de expansión para computadora portátil ExpressCard e interfaces de almacenamiento para computadora SATA Express , U.2 (SFF-8639) y M.2 .
Las especificaciones de formato son mantenidas y desarrolladas por PCI-SIG (PCI Special Interest Group ), un grupo de más de 900 empresas que también mantienen las especificaciones PCI convencionales .
Conceptualmente, el bus PCI Express es un reemplazo serial de alta velocidad del antiguo bus PCI/PCI-X. [7] Una de las diferencias clave entre el bus PCI Express y el PCI anterior es la topología del bus; PCI utiliza una arquitectura de bus paralelo compartida , en la que el host PCI y todos los dispositivos comparten un conjunto común de direcciones, datos y líneas de control. Por el contrario, PCI Express se basa en una topología punto a punto , con enlaces seriales separados que conectan cada dispositivo al complejo raíz.(anfitrión). Debido a su topología de bus compartido, el acceso al bus PCI anterior se arbitra (en el caso de varios maestros) y se limita a un maestro a la vez, en una sola dirección. Además, el antiguo esquema de reloj PCI limita el reloj del bus al periférico más lento del bus (independientemente de los dispositivos involucrados en la transacción del bus). Por el contrario, un enlace de bus PCI Express admite comunicación full-duplex entre dos puntos finales, sin limitación inherente en el acceso simultáneo a través de múltiples puntos finales.
En términos de protocolo de bus, la comunicación PCI Express se encapsula en paquetes. El trabajo de empaquetar y desempaquetar datos y el tráfico de mensajes de estado es manejado por la capa de transacciones del puerto PCI Express (descrito más adelante). Las diferencias radicales en la señalización eléctrica y el protocolo de bus requieren el uso de un factor de forma mecánico y conectores de expansión diferentes (y, por lo tanto, nuevas placas base y nuevas placas adaptadoras); Las ranuras PCI y las ranuras PCI Express no son intercambiables. A nivel de software, PCI Express conserva la retrocompatibilidad con PCI; El software del sistema PCI heredado puede detectar y configurar dispositivos PCI Express más nuevos sin soporte explícito para el estándar PCI Express, aunque las nuevas características de PCI Express son inaccesibles.