Un procesador de ciclos múltiples es un procesador que lleva a cabo una instrucción durante varios ciclos de reloj , a menudo sin iniciar una nueva instrucción en ese tiempo (a diferencia de un procesador en cadena ). [1] [2] [3] [4]
Ver también
- Procesador de ciclo único , un procesador que ejecuta (y finaliza) una instrucción por ciclo de reloj
Referencias
- ^ Harris (2016). Diseño digital y arquitectura informática ARM Edition . Elsevier. segundo. 7.3-7.5. ISBN 978-0-12-800056-4.
- ^ "Procesador MIPS de ciclos múltiples" (PDF) . Grupo de seguridad del sistema, ETH Zurich . Zúrich, Suiza: ETH Zúrich .
- ^ "Lección 9: Diseño de procesador - ciclo múltiple" (PDF) . Escuela de Informática: Universidad de Edimburgo . Edimburgo, Escocia: Universidad de Edimburgo . Archivado (PDF) desde el original el 8 de agosto de 2017 . Consultado el 20 de julio de 2020 .
- ^ "ESE 545: Arquitectura informática: diseño de un procesador multiciclo" (PDF) . Ingeniería Eléctrica e Informática - Stony Brook University . Stony Brook, Nueva York: Stony Brook University . Archivado (PDF) desde el original el 16 de mayo de 2018 . Consultado el 20 de julio de 2020 .