El Nord-100 era una serie de miniordenadores de 16 bits fabricada por Norsk Data , introducida en 1979. Se envió con el sistema operativo Sintran III , y la arquitectura se basaba en la línea Nord-10 y era compatible con versiones anteriores .
El Nord-100 fue originalmente llamado Nord-10 / M ( M para Micro ) como un procesador OEM en bits. La placa fue diseñada, terminada y probada cuando se dieron cuenta de que la CPU era mucho más rápida que la Nord-10 / S. El resultado fue que se descartó todo el material de marketing del nuevo NORD-10 / M, se rebautizó el tablero como Nord-100 y se publicitó ampliamente como el sucesor de la línea Nord-10. Más tarde, en un esfuerzo por internacionalizar su línea, la máquina pasó a llamarse ND-100 .
Actuación
ND-100 | ND-100 / CE | ND-110 | ND-110 / CX | ND-120 / CX | ND-125 / CX | |
---|---|---|---|---|---|---|
Número mínimo de microinstrucciones por instrucción | 3 [ cita requerida ] | 3 | 1 [ cita requerida ] | 1 | ||
Tiempo mínimo de ciclo de microinstrucción | 150ns [ cita requerida ] | 150ns | 100ns [ cita requerida ] | 100ns | ||
Whetstone MWIPS | 0.5 [ cita requerida ] | 0,5 | 0.3 [ cita requerida ] | 0,3 |
UPC
La línea ND-100 usó un procesador personalizado y, al igual que la línea PDP-11 , la CPU decidió el nombre de la computadora.
- Nord-100 / CE, comercial extendido, con instrucciones aritméticas decimales (el conjunto de instrucciones decimales pasó a llamarse posteriormente CX)
- ND-110, ND-100 mejorado incrementalmente
- ND-110 / CX, un ND-110 con instrucciones decimales.
- ND-120 / CX, completamente rediseñado.
La línea ND-100 era compatible con instrucciones de máquina con la línea Nord-10, excepto por algunas "instrucciones extendidas", todas en modo supervisor, utilizadas principalmente por el sistema operativo. Como la mayoría de los procesadores de su época, la agrupación de bits nativa era octal , a pesar de la longitud de palabra de 16 bits.
La serie ND-100 tenía una unidad central de procesamiento microcodificada , con microcódigo descargable , y se consideraba un procesador CISC .
ND-100
El ND-100 se implementó utilizando la lógica de integración de escala media (MSI) y procesadores de segmento de bits .
El ND-100 se vendía con frecuencia junto con una tarjeta de gestión de memoria , el MMS. El uso de energía combinado de estas placas fue de 90 vatios. Estas placas normalmente ocuparían las ranuras 2 y 3, para la CPU y MMS, respectivamente. La ranura 1 estaba reservada para Tracer, un sistema de depuración de hardware.
ND-100 / CE
El CE significa Comercial Extendido. El procesador se actualizó reemplazando el microcódigo PROM.
Agregó instrucciones para conversión y aritmética decimal, instrucciones de pila, instrucciones de cambio de segmento utilizadas por el sistema operativo, un movimiento de bloque, prueba y configuración y una instrucción de lectura sin caché.
ND-110
El ND-110 fue una mejora incremental sobre el ND-100.
El ND-110 combinó el sistema de administración de memoria y la CPU, tarjetas previamente separadas, en una placa. La placa única de CPU / MMS se conectó a la ranura de la placa de administración de memoria, normalmente con el número 3. El consumo de energía se redujo de 90 vatios a 60.
El ND-110 hizo un uso extensivo de PAL y arreglos de puertas , con chips VLSI "semi-personalizados" .
El ND-110 tenía tres arreglos de puertas:
- El controlador de microinstrucciones, el MIC - también conocido como RMIC, por "Rask MIC" ("Speedy MIC"). Reemplazó tres secuenciadores 74S482 y alrededor de otros 30 circuitos integrados.
- La matriz de puertas de unidades aritméticas y lógicas ( ALU , también conocida como "BUFALU"). Se reemplazaron cuatro procesadores de segmentos de bits Am2901 y algunos registros adicionales, como el bus de datos, registran el registro de propósito general y el bloque de registro interno.
- El Micro Address Controller (El MAC, también llamado RMAC, por "Rask MAC" ("Speedy MAC"). Implementaba la aritmética de direcciones de hardware, que en el ND-100 se había hecho en microcódigo.
Además de la memoria caché de macroinstrucciones que también se encuentra en el ND-100, el ND-110 tenía una implementación única de memoria caché en el nivel de microinstrucciones. El paso conocido como mapeo en el ND-100 se evitó porque la primera palabra de microinstrucción de una macroinstrucción se escribió en la memoria caché del almacén de control.
A diferencia de la CPU ND-100, manejaba las interrupciones síncronas como trampas, de forma similar a como lo manejaba el ND-500.
La tienda de control constaba de chips SRAM 4K x 4 bit 40ns . Esto significaba que se podía escribir en el almacén de control . Se cargó en el encendido y Master Clear desde dos EPROM de 32Kx8 bits .
El reloj de la CPU y la red de arbitraje de bus se implementaron utilizando PAL de 15 ns.
El oscilador principal era un oscilador de cristal de 39,3216 MHz.
ND-110 / CX
Este era el ND-110 con el microcódigo CX PROM . Las instrucciones agregadas fueron las mismas que las de / CE.
ND-120 / CX
La CPU ND-120 fue una reimplementación completa en un chip LSI (el llamado chip Delilah ), y originalmente se pretendía vender como ND-1000 , para reflejar el cambio de tecnología, que fue paralelo al cambio del ND-500. serie al ND-5000 (nombre en clave Samson ).
El esquema de nombres de Samson / Delilah puede reflejar que en la época del desarrollo del ND-120, estaba cada vez más claro que la arquitectura mixta de 16/32 bits era un cuello de botella para la arquitectura ND-500 (0); La documentación técnica interna utilizada en Norsk Data para el chip Delilah tiene un dibujo de una mujer sonriente con cabello en el puño cerrado.