Conjunto de chips ordenado
El conjunto de chips NEAT (el acrónimo de " N ew E nhanced AT ") era una implementación VLSI de 4 chips (incluido el 82C206 IPC) de la lógica de control utilizada en las computadoras PC / AT compatibles con IBM PC . Consiste en el controlador de bus / CPU 82C211, el controlador de memoria EMS / intercalación y página 82C212, el búfer de datos / direcciones 82C215 y el controlador de periféricos integrados (IPC) 82C206. NEAT, designación oficial CS8221, fue desarrollado por Chips and Technologies . [1]
El conjunto de chips NEAT descendía del primer conjunto de chips que C&T había desarrollado para sistemas compatibles con IBM XT, que se basaba en el chip "controlador XT" 82C100 [2] . 82C100 incorporan la funcionalidad de lo que había sido, hasta su invención, discretas TTL fichas en la XT 's placa base , a saber: [3]
La compatibilidad con IBM PC es proporcionada por el controlador periférico integrado (IPC) 82C206 de C&T, introducido por C&T en 1986. Este chip, como su predecesor el 82C100, proporcionaba una funcionalidad equivalente a los chips TTL en la placa base del PC / AT , a saber: [1 ]
El predecesor de NEAT CS8221, llamado CS8220, requería cinco chips [4] ( búferes y controladores de memoria ) para una placa base prácticamente completa, mientras que NEAT solo requería cuatro y soporte adicional para relojes de bus ISA separados . [5] El eventual sucesor del conjunto de chips NEAT, 82C235 Single Chip AT (SCAT), fusionó todos los chips del conjunto de chips NEAT en un solo chip. [6]
Otros fabricantes produjeron chips equivalentes. OPTi , por ejemplo, produjo un conjunto de chips "controlador AT" de dos chips que comprende el OPTi 82C206 y 82C495XLC, que se encontraba en muchas de las primeras máquinas compatibles con 80486 y Pentium AT. El OPTi 82C206 es compatible con pines y funciones con el 82C206 de C&T. El 82C495XLC incorporó el controlador de memoria adicional y el soporte de RAM de sombra . [3]
