La verificación física es un proceso mediante el cual se verifica un diseño de diseño de circuito integrado ( diseño de IC) mediante herramientas de software EDA para garantizar la funcionalidad eléctrica y lógica y la capacidad de fabricación correctas. La verificación implica verificación de reglas de diseño (DRC), diseño versus esquema (LVS), XOR (OR exclusivo), verificaciones de antenas y verificación de reglas eléctricas (ERC). [1]
Verificación de reglas de diseño (DRC)
DRC verifica que el diseño cumpla con todas las limitaciones impuestas por la tecnología. DRC también verifica la densidad de la capa para el pulido químico-mecánico (CMP). [1]
Diseño versus esquema (LVS)
LVS verifica la funcionalidad del diseño. A partir del diseño, se deriva una lista de conexiones y se compara con la lista de conexiones original producida a partir de la síntesis lógica o el diseño de circuitos. [1]
Comprobación XOR
Esta verificación generalmente se ejecuta después de un giro de metal, donde se comparan la base de datos original y modificada. Esto se hace para confirmar que se han realizado las modificaciones deseadas y que no se han realizado modificaciones no deseadas por accidente. Este paso implica comparar las dos bases de datos de diseño / GDS mediante la operación XOR de las geometrías de diseño. Esta verificación da como resultado una base de datos que tiene todas las geometrías que no coinciden en ambos diseños.
Comprobación de antena
La antena es básicamente una interconexión de metal, es decir, un conductor como polisilicio o metal, que no está conectado eléctricamente al silicio ni conectado a tierra, durante los pasos de procesamiento de la oblea. [1] Durante el proceso de fabricación, la acumulación de carga puede ocurrir en la antena durante ciertos pasos de fabricación como el grabado con plasma, que utiliza materia altamente ionizada para grabar. Si la conexión al silicio no existe, pueden acumularse cargas en la interconexión hasta el punto en el que se produce una descarga rápida y se produce un daño físico permanente en el óxido delgado de la puerta del transistor. Este fenómeno rápido y destructivo se conoce como efecto antena . Los errores de antena se pueden solucionar agregando un pequeño diodo de antena para descargar de manera segura el nodo o dividiendo la antena enrutando hacia otra capa de metal y luego hacia abajo nuevamente. [1]
La relación de la antena se define como la relación entre el área física de los conductores que componen la antena y el área total de óxido de la puerta a la que está conectada eléctricamente la antena.
Verificación de reglas eléctricas (ERC)
ERC verifica la corrección de las conexiones de alimentación y tierra, y que los tiempos de transición de la señal (cambio), las cargas capacitivas y los abanicos estén adecuadamente delimitados. [1] Esto podría incluir la comprobación de
- Áreas de pozo y sustrato para contactos y espaciados adecuados, lo que garantiza conexiones correctas de energía y tierra
- Entradas no conectadas o salidas en corto.
Las puertas no deben conectarse directamente a los suministros; La conexión debe realizarse únicamente a través de celdas TIE alta / baja. Las verificaciones de ERC se basan en suposiciones sobre las condiciones normales de funcionamiento del ASIC , por lo que pueden dar muchas advertencias falsas en los ASIC con suministros múltiples o negativos. También pueden verificar si hay estructuras susceptibles a daños por descargas electrostáticas (ESD).
Referencias
Otras lecturas
- Clein, D. (2000). Diseño de IC CMOS . Newnes. ISBN 0-7506-7194-7
- Kahng, A. (2011). Diseño físico de VLSI: desde la partición de gráficos hasta el cierre de tiempo , ISBN 978-90-481-9590-9 , doi : 10.1007 / 978-90-481-9591-6