Power10 es una familia de microprocesadores superescalares , multiproceso y multinúcleo , basada en el código abierto Power ISA y anunciada en agosto de 2020 en la conferencia Hot Chips ; sistemas con CPU Power10. Generalmente disponible a partir de septiembre de 2021 en el servidor IBM Power10 Enterprise E1080.
El procesador está diseñado para tener 15 núcleos disponibles, pero se incluirá un núcleo de repuesto durante la fabricación para permitir problemas de rendimiento de manera rentable .
Samsung fabricará los procesadores basados en Power10 usando un proceso de 7 nm con 18 capas de metal y 18 mil millones de transistores en una matriz de silicio de 602 mm 2 . [1] [2] [3] [4]
Las características principales de Power10 son un mayor rendimiento por vatio y una mejor memoria y arquitecturas de E/S , con un enfoque en las cargas de trabajo de inteligencia artificial (IA). [5]
Cada núcleo Power10 se ha duplicado en la mayoría de las unidades funcionales en comparación con su predecesor POWER9 . El núcleo es de subprocesos múltiples de ocho vías ( SMT8) y tiene instrucciones de 48 KB y cachés L1 de datos de 32 KB , un caché L2 grande de 2 MB y un búfer de búsqueda de traducción (TLB) muy grande con 4096 entradas. [3] Los ciclos de latencia a las diferentes etapas de caché y TLB se han reducido significativamente. Cada núcleo tiene ocho segmentos de ejecución, cada uno con una unidad de punto flotante (FPU), una unidad lógica aritmética (ALU), un predictor de rama , una unidad de almacenamiento de carga y un motor SIMD , que se pueden alimentarInstrucciones de 128 bits (64+64) de las nuevas instrucciones de prefijo/fusible de Power ISA v.3.1. Cada porción de ejecución puede manejar 20 instrucciones cada una, respaldada por una tabla de instrucciones compartida de 512 entradas y alimentada a una cola de carga de 128 entradas (64 de un solo subproceso) y a una cola de almacenamiento de 80 entradas (40 de un solo subproceso). Las mejores características de predicción de bifurcaciones han duplicado la precisión. Un núcleo tiene cuatro motores de asistencia matemática de matriz (MMA), para un mejor manejo del código SIMD, especialmente para las instrucciones de multiplicación de matriz donde las cargas de trabajo de inferencia de IA tienen un aumento de rendimiento de 20 veces. [6]
El procesador tiene dos "hemisferios" con ocho núcleos cada uno, compartiendo un caché L3 de 64 MB para un total de 16 núcleos y cachés L3 de 128 MB. Debido a problemas de rendimiento, al menos un núcleo siempre está deshabilitado, lo que reduce la caché L3 en 8 MB a un total utilizable de 15 núcleos y 120 MB de caché L3. Cada chip también tiene ocho aceleradores criptográficos que descargan algoritmos comunes como AES y SHA-3 .