Una ley de potencia es una relación matemática entre dos cantidades en la que una es directamente proporcional a alguna potencia de la otra. La ley de potencia para fallos de caché fue establecida por primera vez por CK Chow en su artículo de 1974, [1] respaldada por datos experimentales sobre ratios de aciertos para procesamiento de pila por Richard Mattson en 1971. [2] La ley de potencia de fallos de caché se puede utilizar para reducir Reducir los tamaños de caché a rangos prácticos, dada una tasa de errores tolerable, como uno de los primeros pasos al diseñar la jerarquía de caché para un sistema monoprocesador . [3]
La ley de potencia para fallos de caché se puede establecer como
donde M es la tasa de errores para una memoria caché de tamaño C y M 0 es la tasa de errores de una memoria caché de referencia. El exponente α es específico de la carga de trabajo y suele oscilar entre 0,3 y 0,7. [4]
Advertencias
La ley de potencia solo puede dar una estimación de la tasa de errores solo hasta un cierto valor de tamaño de caché. Una caché lo suficientemente grande elimina las pérdidas de capacidad y aumentar aún más el tamaño de la caché no reducirá más la tasa de errores, contrariamente a la predicción de la ley de potencia. [3]
La validez de la ley de potencia de los fallos de caché también depende del tamaño del conjunto de memoria de trabajo en un proceso dado y también del patrón de re-referencia temporal de los bloques de caché en un proceso. Si un proceso tiene una memoria de trabajo pequeña establecida en relación con el tamaño de la caché, es poco probable que se produzcan pérdidas de capacidad y la ley de potencia no se cumple.
Aunque los errores de conflicto se reducen a medida que aumenta la asociatividad , Hartstein et al. [4] mostró que la ley de potencias se mantiene independientemente de la asociatividad del conjunto.
Hartstein y col. trazó el número de re-accesos a bloques de caché versus sus tiempos de re-referencia para una gran cantidad de cargas de trabajo y encontró que la mayoría también sigue una relación exponencial. [4]
donde R ( t ) es la tasa de re-referenciación. Se encontró que el exponente β osciló entre 1,7 y 1,3. Teóricamente, se demostró que las leyes de poder de la re-referencia de caché y la tasa de fallas de caché están relacionadas por la ecuación. Esto significa que para las cargas de trabajo que no siguen la ley de potencia de re-referencia, la ley de potencia de los fallos de caché no es válida.
Jerarquía de caché multinivel
En una jerarquía de caché multinivel , el patrón de error de la caché de nivel superior se convierte en el patrón de re-referencia de la caché de nivel inferior inmediato. Hartstein y col. [4] encontró que mientras que los fallos de caché para niveles inferiores no siguen una ley de potencia estricta, siempre que el caché de nivel inferior sea considerablemente más grande que el caché de nivel superior, la función de tasa de fallos puede aproximarse a la ley de potencia.
Ver también
Referencias
- ^ Chow, CK (mayo de 1974). "Sobre la optimización de las jerarquías de almacenamiento". Revista de investigación y desarrollo de IBM . 18 (3): 194-203. doi : 10.1147 / rd.183.0194 .
- ^ Mattson, R. (diciembre de 1971). "Evaluación de memorias multinivel". Transacciones IEEE sobre Magnetismo . 7 (4): 814–819. doi : 10.1109 / TMAG.1971.1067237 .
- ^ a b Solihin, Yan (17 de noviembre de 2015). Fundamentos de la arquitectura multinúcleo paralela . Chapman y Hall. ISBN 978-1482211184.
- ^ a b c d Hartstein, A .; Srinivasan, V .; Puzak, TR; Emma, PG (1 de enero de 2006). "Caché de comportamiento de la señorita: ¿Es √2?" . Actas de la 3ª Conferencia sobre Fronteras de la Computación . CF '06. Nueva York, NY, EE. UU .: ACM: 313–320. doi : 10.1145 / 1128022.1128064 . ISBN 1595933026.