El Q-bus , [1] también conocido como LSI-11 Bus , es una de las varias tecnologías de bus que se utilizan con los sistemas informáticos PDP y MicroVAX fabricados anteriormente por Digital Equipment Corporation de Maynard , Massachusetts .
Q-Bus | |
Creado por | Corporación de equipos digitales |
---|---|
Ancho en bits | Datos de 8 o 16 bits, dirección de 16 bits extendida a 22 bits |
No. de dispositivos | 127 en teoría, ~ 20 en la práctica |
Estilo | Paralelo |
El Q-bus es una versión menos costosa de Unibus que usa multiplexación para que las señales de dirección y datos compartan los mismos cables. Esto permite una implementación físicamente más pequeña y menos costosa de esencialmente la misma funcionalidad.
Con el tiempo, el rango de direcciones físicas del Q-bus se amplió de 16 a 18 y luego a 22 bits. También se agregaron modos de transferencia en bloque al Q-bus.
Características principales del Q-bus
Como el Unibus anterior, el Q-bus usa:
- E / S mapeadas en memoria
- Direccionamiento de bytes
- Una estricta relación maestro-esclavo entre dispositivos en el bus
- Señalización asincrónica
E / S con asignación de memoria significa que los ciclos de datos entre dos dispositivos, ya sea CPU, memoria o dispositivos de E / S, utilizan los mismos protocolos. En Unibus, una serie de direcciones físicas están dedicadas a los dispositivos de E / S. El Q-bus simplifica este diseño al proporcionar una señal específica (originalmente llamada BBS7 , Bus Bank Select 7 pero luego generalizada para llamarse BBSIO , Bus Bank Select I / O ) que selecciona el rango de direcciones utilizadas por los dispositivos de E / S.
El direccionamiento de bytes significa que la dirección física transmitida en el Unibus se interpreta como la dirección de una cantidad de datos del tamaño de un byte. Debido a que el bus contiene realmente una ruta de datos de dos bytes de ancho, el bit de dirección [0] está sujeto a una interpretación especial y los datos del bus deben viajar en los carriles de bytes correctos .
Una relación estricta maestro-esclavo significa que en cualquier momento, solo un dispositivo puede ser el maestro del Q-bus. Este dispositivo maestro puede iniciar transacciones de datos que luego pueden ser respondidas por un máximo de un dispositivo esclavo seleccionado . (Esto no tuvo ningún efecto sobre si un ciclo de bus dado está leyendo o escribiendo datos; el maestro de bus puede ordenar cualquier tipo de transacción). Al final del ciclo de bus, un protocolo de arbitraje de bus selecciona el siguiente dispositivo al que se le dará el dominio de el autobús.
La señalización asíncrona significa que el bus no tiene un tiempo de ciclo fijo; la duración de cualquier ciclo de transferencia de datos en particular en el bus está determinada únicamente por los dispositivos maestro y esclavo que participan en el ciclo de datos actual. Estos dispositivos utilizan señales de protocolo de enlace para controlar la sincronización del ciclo de datos. La lógica de tiempo de espera dentro del dispositivo maestro limita la longitud máxima permitida de cualquier ciclo de bus dado.
Dependiendo de su generación, el Q-bus contiene 16, 18 o 22 líneas BDAL ( Bus Data / Address Line ). Se utilizan 16, 18 o 22 líneas BDAL para la parte de dirección física de cada ciclo de bus. Luego, se reutilizan ocho o 16 líneas DBAL para la (s) porción (es) de datos de cada ciclo de bus. Las generaciones más recientes del bus permiten la transferencia en modo de bloque, donde una sola dirección de bus puede ser seguida por más de un ciclo de datos (con las transferencias que tienen lugar en direcciones de bus consecutivas). Debido a que la porción de dirección de cada ciclo de bus no puede transferir datos, el uso del modo de bloque significa menos ciclos de dirección y más tiempo para los ciclos de datos, lo que permite un mayor ancho de banda de transferencia de datos del bus .
El dominio del bus se otorga en función de la proximidad topológica de una tarjeta de E / S al árbitro del bus (en la parte frontal lógica del bus); las cartas más cercanas tienen prioridad sobre otras cartas.
Las interrupciones se pueden enviar al procesador de campo de interrupciones en cualquiera de los cuatro niveles de prioridad de interrupciones . Dentro de un nivel dado, las tarjetas más cercanas al IFP (en la parte delantera del autobús) tienen prioridad sobre las tarjetas más atrás en el autobús. Las interrupciones son vectorizadas : una tarjeta que solicita una interrupción tiene su vector de interrupción leído por el IFP. De esta forma, las interrupciones de todas las tarjetas de E / S del sistema se pueden distinguir sin ambigüedad.
Minimización lógica
Al igual que con el Unibus, la señalización se optimizó cuidadosamente para que se requiera la mínima cantidad de lógica en todo el sistema de bus. Se utiliza señalización asíncrona, pero la corrección de las direcciones y los datos es responsabilidad del maestro del bus actual, lo que minimiza la complejidad de los dispositivos esclavos del bus. La responsabilidad de la temporización de los ciclos de bus fallidos también recae en los dispositivos maestros. De manera similar, las complejidades del manejo de transacciones de interrupción se concentran en un solo Procesador de campo de interrupción (la computadora PDP-11 o VAX-11) en el sistema.
Compatibilidad
El diseño del Q-bus estaba muy relacionado con el diseño del Unibus tanto en espíritu como en implementación detallada. Los adaptadores estaban disponibles de Digital y de terceros que permiten que los dispositivos Q-bus se conecten a computadoras basadas en Unibus y viceversa. Varios dispositivos de E / S estaban disponibles en versiones Unibus o Q-bus; algunos de estos dispositivos tienen diferencias menores mientras que muchos otros eran esencialmente idénticos.
Clones soviéticos
En los sistemas soviéticos (ver CPU de la serie 1801 ), la arquitectura Q-Bus se llama МПИ ( Магистральный Параллельный Интерфейс , o interfaz de bus paralelo). Su principal diferencia es que admite hasta cuatro procesadores en el mismo bus. De lo contrario, es completamente binario y eléctricamente compatible con el Q-Bus estándar, excepto por la disposición física de los conectores.
Tipos de ciclo
El Q-Bus admite 6 tipos de transacciones básicos
Entrada de datos de DATI - lectura maestra - tenga en cuenta que no hay DATIB (no se requiere)Salida de datos DATO - escritura maestraDATOB Salida de datos (byte)Entrada / salida de datos DATIOEntrada / salida de datos DATIOB (byte)Reconocimiento de interrupción IAK
Interfaces
Hay disponible una amplia gama de tarjetas de interfaz para Q-Bus.
enlaces externos
- HP OpenVMS :: Q-Bus Hardware , HoffmanLabs
- Bricolaje , el laboratorio - Q-Bus Beispielplatine, Selbstgebaute Q-BUS Platinen
- DEC STD 160: Especificación de bus LSI-11
- Manual de bus PDP-11 Bus UNIBUS y LSI-11