 | Este artículo incluye una lista de referencias , lecturas relacionadas o enlaces externos , pero sus fuentes siguen sin estar claras porque carece de citas en línea . ( Febrero de 2014 ) ( Obtenga información sobre cómo y cuándo eliminar este mensaje de plantilla ) |
El R6000 es un conjunto de chips de microprocesador desarrollado por MIPS Computer Systems que implementó la arquitectura de conjunto de instrucciones MIPS II (ISA). El conjunto de chips constaba del microprocesador R6000, la unidad de punto flotante R6010 y el controlador de bus del sistema R6020. El R6000 fue la primera implementación del MIPS II ISA.
El R6000 se implementó con lógica acoplada a emisor (ECL). A mediados y finales de la década de 1980, la tendencia era implementar microprocesadores de gama alta con lógica de alta velocidad como ECL. Como MIPS era una empresa sin fábrica , el conjunto de chips R6000 fue fabricado por Bipolar Integrated Technology .
El R6000 tenía pocos usuarios. Control Data Systems (CDS) utilizó una versión de 80 MHz en su servidor InforServer serie 4680-300 de gama alta. MIPS utilizó el R6000 en sus servidores RC6260 y RC6280.
Referencias [ editar ]
- "Conjunto de chips MIPS implementa CPU ECL completa". (Diciembre de 1989). Informe de microprocesador . págs. 1, 14-19.
- Horowitz, M. y col. (1990). "Un archivo de registro ECL de 3.5ns, 1 Watt" . Recopilación de artículos técnicos de la ISSCC , págs. 68–59, 267.
- Roberts, D .; Layman, T .; Taylor, G. (1990). "Un microprocesador ECL RISC diseñado para caché de dos niveles" . Compcon Spring '90 Digest of Technical Papers , págs. 228-231.
- Thorson, M. (enero de 1990). "Controlador de bus ECL alcanza 266 Mbytes / s". Informe de microprocesador . págs. 12-13.
