La metodología de verificación de referencia (RVM) es un conjunto completo de métricas y métodos para realizar la verificación funcional de diseños complejos, como circuitos integrados de aplicaciones específicas u otros dispositivos semiconductores . Fue publicado por Synopsys en 2003.
RVM se implementa bajo OpenVera .
La implementación de SystemVerilog de RVM se conoce como VMM (Manual de metodología de verificación). Contiene una pequeña biblioteca de clases base .