RISC-V (pronunciado "risk-five" [1] : 1 donde cinco se refiere al número de generaciones de arquitectura RISC que se desarrollaron en la Universidad de California, Berkeley desde 1981 [4] ) es una arquitectura de conjunto de instrucciones estándar abierto ( ISA) basado en principios RISC establecidos. A diferencia de la mayoría de los otros diseños de ISA, RISC-V se proporciona bajo licencias de código abierto que no requieren tarifas para su uso. Varias empresas ofrecen o han anunciado hardware RISC-V, hay disponibles sistemas operativos de código abierto compatibles con RISC-V y el conjunto de instrucciones es compatible con varias cadenas de herramientas de software populares .
Como arquitectura RISC, RISC-V ISA es una arquitectura de almacenamiento de carga . Sus instrucciones de punto flotante utilizan el punto flotante IEEE 754 . Las características notables del RISC-V ISA incluyen ubicaciones de campo de bit de instrucción elegidas para simplificar el uso de multiplexores en una CPU, [1] : 17 un diseño que es arquitectónicamente neutral y los bits más significativos de valores inmediatos colocados en una ubicación fija para Extensión de la señal de velocidad . [1] : 17
El conjunto de instrucciones está diseñado para una amplia gama de usos. El conjunto de instrucciones base tiene una longitud fija de instrucciones alineadas naturalmente de 32 bits , y el ISA admite extensiones de longitud variable donde cada instrucción puede tener cualquier número de paquetes de 16 bits de longitud. [1] : 7–10 Los subconjuntos admiten pequeños sistemas integrados , computadoras personales , supercomputadoras con procesadores vectoriales y computadoras paralelas montadas en bastidor de 19 pulgadas a escala de almacén .
La especificación del conjunto de instrucciones define variantes de espacio de direcciones de 32 y 64 bits . La especificación incluye una descripción de una variante de espacio de direcciones plano de 128 bits , como una extrapolación de las variantes de 32 y 64 bits, pero el ISA de 128 bits permanece "no congelado" intencionalmente, porque todavía hay muy poca experiencia práctica con una memoria tan grande. sistemas [1] : 41
El proyecto comenzó en 2010 en la Universidad de California, Berkeley, pero ahora muchos de los contribuyentes actuales son voluntarios que no están afiliados a la universidad. [5] A diferencia de otros diseños académicos que normalmente se optimizan solo por la simplicidad de la exposición, los diseñadores pretendían que el conjunto de instrucciones RISC-V se pudiera utilizar para computadoras prácticas. A partir de junio de 2019, la versión 2.2 del espacio de usuario ISA [6] y la versión 1.11 del ISA privilegiado [2] están congeladas , lo que permite que continúe el desarrollo de software y hardware. El espacio de usuario ISA, ahora renombrado como Unprivileged ISA, se actualizó, ratificó y congeló como versión 20191213. [1] Una especificación de depuración externa está disponible como borrador, versión 0.13.2. [7]
El diseño de CPU requiere experiencia en diseño en varias especialidades: lógica digital electrónica , compiladores y sistemas operativos . Para cubrir los costos de dicho equipo, los proveedores comerciales de diseños de computadora, como Arm Ltd. y MIPS Technologies , cobran regalías por el uso de sus diseños, patentes y derechos de autor . [8] [9] [10] También suelen exigir acuerdos de confidencialidad antes de publicar documentos que describan las ventajas detalladas de sus diseños. En muchos casos, nunca describen las razones de sus elecciones de diseño.