La SGI Origin 2000 es una familia de gama media y alta gama de equipos servidores desarrollados y fabricados por Silicon Graphics (SGI). Fueron introducidos en 1996 para suceder al SGI Challenge y al POWER Challenge. En el momento de la introducción, estos ejecutaban el sistema operativo IRIX , originalmente versión 6.4 y posterior, 6.5. Una variante del Origin 2000 con capacidad gráfica se conoce como Onyx2 . Una variante de nivel de entrada basada en la misma arquitectura pero con una implementación de hardware diferente se conoce como Origin 200 . El Origin 2000 fue sucedido por el Origin 3000 en julio de 2000 y se suspendió el 30 de junio de 2002.
![](http://wikiimg.tojsiabtv.com/wikipedia/commons/thumb/6/67/Blue_Mountain_Supercomputer.jpg/440px-Blue_Mountain_Supercomputer.jpg)
Modelos
La familia fue anunciada el 7 de octubre de 1996. [1] El proyecto se denominó en código Lego , y también conocido como SN0, para indicar el primero de una serie de arquitecturas de nodos escalables, en contraste con las arquitecturas multiprocesador simétricas anteriores de la serie SGI Challenge . [2]
Modelo | # de CPU | Memoria | E / S | Chasis | Introducido | Interrumpido |
---|---|---|---|---|---|---|
Origen 2100 | 2 hasta 8 | Hasta 16 GB | 12 XIO | Escritorio | ? | 31 de mayo de 2002 |
Origen 2200 | 2 hasta 8 | Hasta 16 GB | 12 XIO | Escritorio | ? | 31 de mayo de 2002 |
Origen 2400 | 8 hasta 32 | Hasta 64 GB | 96 XIO | 1 a 4 rejillas | ? | 31 de mayo de 2002 |
Origen 2800 | 32 a 128 (256 y 512 no compatibles) | Hasta 256 GB (512 GB no admitidos) | 384 XIO | 1 a 9 racks (con Meta Router) | ? | 31 de mayo de 2002 |
El Origin 2100 es prácticamente igual que los otros modelos, excepto que no se puede actualizar a otros modelos. (a menos que se hayan reemplazado las tarjetas del enrutador, etc.)
El recuento de CPU más alto que SGI comercializó para Origin 2000 es de 128 CPU; por encima de 64 CPU, el producto se denominó originalmente "CRAY Origin 2000", ya que Cray Research acaba de fusionarse con SGI. [1] Tres modelos de Origin 2000 son capaces de utilizar 512 CPU y 512 GB de memoria, pero nunca se comercializaron como sistema para los clientes. Una de las 512 CPU de la serie Origin 2000 se instaló en las instalaciones de SGI en Eagan, Minnesota con fines de prueba y las otras dos se vendieron al Centro de Investigación Ames de la NASA en Mountain View, California para la informática científica especializada. Los Origin 2800 de 512 CPU cuestan aproximadamente $ 40 millones cada uno y la entrega de los sistemas Origin 3000 , escalables hasta 512 o 1024 CPU a un precio más bajo por rendimiento, hizo obsoleto al Origin 2800 de 512 CPU.
Varios clientes también compraron sistemas de la serie Origin 2000 de 256 CPU, aunque SGI tampoco los comercializó como un producto.
La instalación más grande de la serie SGI Origin 2000 fue Blue Mountain de la Iniciativa de Computación Estratégica Acelerada (ASCI) en Los Alamos National Labs. Incluía 48 sistemas de 128 CPU de la serie Origin 2000, todos conectados a través de la interfaz paralela de alto rendimiento (HIPPI) para un total de 6144 procesadores. En el momento en que se probó, ocupaba el segundo lugar en la lista TOP500 de las computadoras más rápidas del mundo. Esa prueba se completó con solo 40 nodos de 128 CPU cada uno y registró 1,6 teraflops sostenidos. Con todos los nodos conectados, pudo sostener 2,1 teraflops y un pico de más de 2,5 teraflops. El Laboratorio Nacional de Los Alamos también tenía otro sistema de 12 CPU Origin 128 (para un total de 1536 CPU) como parte de la misma prueba.
El laboratorio de simulación climática del Centro Nacional de Investigaciones Atmosféricas (NCAR) tenía un sistema Origin 2000 llamado "Ute" con 128 CPU. Se entregó el 18 de mayo de 1998 y se desmanteló el 15 de julio de 2002. [3] Un sistema más pequeño en NCAR se denominó dataproc, entregado el 29 de marzo, con 16 CPU. [4] Los sistemas de NASA Ames incluyeron el que lleva el nombre de Harvard Lomax con 512 CPU, uno que lleva el nombre de Joseph Steger con 128 CPU, uno que lleva el nombre de Grace Hopper con 64CPU y otro que lleva el nombre de Alan Turing con 24 CPU. [5] [6]
Hardware
Cada módulo de Origin 2000 se basa en nodos que están conectados a un backplane . Cada módulo puede contener hasta cuatro placas de nodo, dos placas de enrutador y doce opciones XIO . Luego, los módulos se montan dentro de un gabinete de escritorio o un bastidor. Los gabinetes de escritorio solo pueden contener un módulo, mientras que los racks pueden contener dos. En configuraciones con más de dos módulos, se utilizan varios racks.
Recinto | Ancho | Altura | Profundidad | Peso 1 |
---|---|---|---|---|
Escritorio | 53 cm (21 pulgadas) | 65 cm (25,5 pulgadas) | 58 cm (23 pulgadas) | 98 kg (215 libras) |
Estante | 71 cm (28 pulgadas) | 185 cm (73 pulgadas) | 102 cm (40 pulgadas) | 317 kg (700 libras) |
^ 1 Las cifras especificadas son para configuraciones máximas.
El Origin 200 utiliza algunos de los componentes arquitectónicos, pero en una realización física muy diferente que no es escalable. [7]
Arquitectura
Un sistema Origin 2000 está compuesto por nodos conectados entre sí por una red de interconexión. Utiliza la memoria compartida distribuida a veces denominada arquitectura de multiprocesamiento de memoria compartida escalable (S 2 MP). El Origin 2000 usa NUMAlink (originalmente llamado CrayLink) para la interconexión de su sistema. Los nodos están conectados a placas de enrutadores, que utilizan cables NUMAlink para conectarse a otros nodos a través de sus enrutadores. La topología de red del Origin 2000 es un hipercubo gordo y erizado . En configuraciones con más de 64 procesadores, se utiliza en su lugar una topología de red jerárquica de hipercubo grueso. Se pueden instalar cables NUMAlink adicionales, llamados enlaces Xpress, entre los puertos del enrutador estándar no utilizados para reducir la latencia y aumentar el ancho de banda. Los enlaces Xpress solo se pueden usar en sistemas que tienen 16 o 32 procesadores, ya que estas son las únicas configuraciones con una topología de red que permite que los puertos no utilizados se usen de esa manera.
La arquitectura tiene sus raíces en el proyecto DASH de la Universidad de Stanford , dirigido por John L. Hennessy , que incluyó a dos de los diseñadores de Origin. [8] [9]
Tableros de enrutador
El Origin 2000 utiliza cuatro placas de enrutador diferentes. Cada placa de enrutador sucesiva permite conectar una mayor cantidad de nodos.
Enrutador nulo
El enrutador nulo conecta dos nodos en el mismo módulo. Un sistema que utiliza el enrutador nulo no se puede expandir porque no hay conectores externos.
Enrutador estrella
El Star Router puede conectar hasta cuatro nodos. Siempre se usa junto con un enrutador estándar para funcionar correctamente.
Enrutador estándar (enrutador en rack)
El enrutador estándar puede conectar hasta 32 nodos. Contiene un circuito integrado específico de la aplicación (ASIC) conocido como interconexión de canalización escalable para enrutamiento de punto final distribuido (SPIDER), que sirve como enrutador para la red NUMAlink. El SPIDER ASIC tiene seis puertos, cada uno con un par de enlaces unidireccionales, conectados a una barra transversal que permite que los puertos se comuniquen entre sí. [10]
Meta enrutador (enrutador Cray)
El Meta Router se utiliza junto con los enrutadores estándar para conectar más de 32 nodos. Puede conectar hasta 64 nodos.
Nodos
Cada nodo de Origin 2000 cabe en una sola placa de circuito impreso de 16 "por 11" que contiene uno o dos procesadores, la memoria principal, la memoria de directorio y el Hub ASIC. La placa de nodo se conecta al backplane a través de un conector CPOP (Compression Pad-on-Pad) de 300 almohadillas. El conector en realidad combina dos conexiones, una a la red del enrutador NUMAlink y otra al subsistema de E / S XIO.
Procesador
Cada procesador y su caché secundaria están contenidos en una tarjeta secundaria HIMM (Módulo de memoria horizontal en línea) que se conecta a la placa del nodo. En el momento de la introducción, el Origin 2000 usaba la placa IP27, con uno o dos procesadores R10000 sincronizados a 180 MHz con 1 MB de caché secundaria (s). También estaba disponible un modelo de gama alta con dos procesadores R10000 de 195 MHz con cachés secundarios de 4 MB. En febrero de 1998, se introdujo la placa IP31 con dos procesadores R10000 de 250 MHz con cachés secundarios de 4 MB. Posteriormente, la placa IP31 se actualizó para admitir dos procesadores R12000 de 300, 350 o 400 MHz . Los modelos de 300 y 400 MHz tenían cachés L2 de 8 MB, mientras que el modelo de 350 MHz tenía cachés L2 de 4 MB. Cerca del final de su vida útil, se puso a disposición una variante de la placa IP31 que podría utilizar la R14000 de 500 MHz con 8 MB de caché L2.
Memoria principal y memoria de directorio
Cada placa de nodo puede admitir un máximo de 4 GB de memoria a través de 16 ranuras DIMM mediante el uso de módulos DIMM SDRAM de memoria ECC patentados con capacidades de 16, 32, 64 y 256 MB. Debido a que el bus de memoria tiene 144 bits de ancho (128 bits para datos y 16 bits para ECC), los módulos de memoria se insertan en pares. Para admitir el modelo de memoria compartida distribuida de Origin 2000, los módulos de memoria son propietarios e incluyen memoria de directorio, que contiene información sobre el contenido de las memorias caché remotas para mantener la coherencia de la memoria caché , que admite hasta 32 procesadores. Se requiere memoria de directorio adicional en configuraciones con más de 32 procesadores. La memoria de directorio adicional está contenida en DIMM patentados que se insertan en ocho ranuras DIMM reservadas para su uso.
Hub ASIC
El Hub ASIC interconecta los procesadores, la memoria y XIO con la interconexión del sistema NUMAlink 2 . El ASIC contiene cinco secciones principales: la barra cruzada (denominada "XB"), la interfaz de E / S (denominada "II"), la interfaz de red (denominada "NI"), la interfaz del procesador (denominada "PI") y la interfaz de memoria y directorio (denominada "DM"), que también sirve como controlador de memoria. Las interfaces se comunican entre sí a través de búferes FIFO que están conectados a la barra transversal. Cuando dos procesadores están conectados al Hub ASIC, el nodo no se comporta de manera SMP . En cambio, los dos procesadores funcionan por separado y sus buses se multiplexan a través de la interfaz de un solo procesador. Esto se hizo para guardar pines en el Hub ASIC. El Hub ASIC tiene una frecuencia de 100 MHz y contiene 900.000 puertas fabricadas en un proceso metálico de cinco capas.
Subsistema de E / S
El subsistema de E / S se basa en el ASIC Crossbow (Xbow), que comparte muchas similitudes con el ASIC SPIDER. Dado que el Xbow ASIC está diseñado para usarse con el protocolo XIO más simple, su hardware también es más simple, lo que permite que el ASIC cuente con ocho puertos, en comparación con los seis puertos del SPIDER ASIC. Dos de los puertos se conectan a las placas de nodo y los seis restantes a las tarjetas XIO. Si bien el bus nativo del subsistema de E / S es XIO, también se pueden usar buses PCI-X y VME64 , proporcionados por puentes XIO.
En todos los sistemas hay una placa de E / S de base IO6. Es una tarjeta XIO que proporciona:
- 1 puerto 10 / 100BASE-TX
- 2 puertos seriales proporcionados por UART duales
- 1 puerto interno Fast 20 UltraSCSI de un solo extremo
- 1 puerto de extremo único UltraSCSI ancho externo
- 1 salida de interrupción en tiempo real para sincronización de cuadros
- 1 entrada de interrupción en tiempo real (activada por flanco)
- Flash PROM , NVRAM y reloj en tiempo real
El IO6G (G para gráficos) tenía 2 puertos seriales adicionales y puertos de teclado / mouse más los puertos anteriores. El IO6G se requería en sistemas con los tubos (tarjetas) de Onyx Graphics para conectar el teclado / mouse.
Notas
- ^ a b "Silicon Graphics y Cray Research revelan la familia de servidores de origen modular: los sistemas de alto ancho de banda revolucionan la economía de compra de computadoras con una escalabilidad perfecta" . Comunicado de prensa . 7 de octubre de 1996. Archivado desde el original el 7 de julio de 1997 . Consultado el 21 de septiembre de 2013 .
- ^ "Silicon Graphics renueva completamente sus estaciones, servidores". Revisión de negocios informáticos . 7 de octubre de 1996.
- ^ "SGI Origin 2000 (ute): 1998-2002" . Galería de supercomputadoras SCD . Centro Nacional de Investigaciones Atmosféricas . Consultado el 21 de septiembre de 2013 . CS1 maint: parámetro desalentado ( enlace )
- ^ "SGI Origin 2000 (proceso de datos): 1999-2004" . Galería de supercomputadoras SCD . Centro Nacional de Investigaciones Atmosféricas . Consultado el 21 de septiembre de 2013 . CS1 maint: parámetro desalentado ( enlace )
- ^ "La NASA nombrará a la supercomputadora en honor al astronauta de Columbia" . Comunicado de prensa . NASA. 10 de mayo de 2004 . Consultado el 21 de septiembre de 2013 . CS1 maint: parámetro desalentado ( enlace )
- ^ Raymond D. Turney (22 de octubre de 2004). "Comparación de 250 MHz R10K Origin 2000 y 400 MHz Origin 2000 utilizando NAS Parallel Benchmarks" (PDF) . Informe técnico de NAS 01-007 . Consultado el 21 de septiembre de 2013 . CS1 maint: parámetro desalentado ( enlace )
- ^ James Laudon y Daniel Lenoski (23 de febrero de 1997). Descripción general del sistema de la línea de productos SGI Origin 200/2000 . Actas de la 42ª Conferencia Internacional de Computación IEEE . IEEE. págs. 150-156. doi : 10.1109 / CMPCON.1997.584688 . ISBN 978-0-8186-7804-2.Mantenimiento de CS1: utiliza el parámetro de autores ( enlace )
- ^ Daniel Lenoski, James Laudon, Truman Joe, David Nakahira, Luis Stevens, Anoop Gupta y John L. Hennessy (mayo de 1992). "El prototipo DASH: implementación y desempeño". Actas del XIX Simposio Internacional Anual sobre Computación . 2 (2): 92–103. doi : 10.1145 / 146628.139706 .Mantenimiento de CS1: utiliza el parámetro de autores ( enlace )
- ^ James Laudon y Daniel Lenoski (mayo de 1997). "El origen de SGI: un servidor ccNUMA altamente escalable" (PDF) . Actas del 24º Simposio Internacional Anual sobre Arquitectura de Computadoras . 25 (2): 241-251. doi : 10.1145 / 384286.264206 .Mantenimiento de CS1: utiliza el parámetro de autores ( enlace )
- ^ Mike Galles (1996). "Interconexión de canalización escalable para enrutamiento de punto final distribuido: el chip SGI SPIDER". Actas del Simposio Hot Interconnects . Universidad de Stanford: 141-146.
Referencias
- Ásgeir Th. Eiríksson, John Keen, Alex Silbey, Swami Venkataraman, Michael Woodacre (1997), Metodología y experiencia de diseño de sistemas de origen: ASIC de 1M-gate y más allá , Actas de la 42a Conferencia Internacional de Computación IEEE (IEEE) págs. 157-164 doi: 10.1109 /CMPCON.1997.584690
- Origin 2000 Rackmount Owner's Guide, 007-3456-003, 15 de junio de 1998, Silicon Graphics
- Origin and Onyx2 Theory of Operations Manual, 007-3439-002, 15 de junio de 1998, Silicon Graphics