En la memoria de computadora moderna , un amplificador sensorial es uno de los elementos que componen el circuito en un chip de memoria semiconductor ( circuito integrado ); el término en sí se remonta a la era de la memoria de núcleo magnético . [1] Un amplificador de detección es parte del circuito de lectura que se utiliza cuando se leen datos de la memoria; su función es detectar las señales de baja potencia de una línea de bits que representa un bit de datos (1 o 0) almacenado en una celda de memoria y amplificar la pequeña oscilación de voltaje a niveles lógicos reconocibles para que los datos puedan ser interpretados correctamente por la lógica fuera de la memoria . [2]
Los circuitos modernos de amplificadores de detección constan de dos a seis (generalmente cuatro) transistores , mientras que los primeros amplificadores de detección para la memoria central a veces contenían hasta 13 transistores. [3] Hay un amplificador de sentido para cada columna de celdas de memoria, por lo que normalmente hay cientos o miles de amplificadores de sentido idénticos en un chip de memoria moderno. Como tal, los amplificadores sensoriales son uno de los únicos circuitos analógicos en el subsistema de memoria de una computadora.
Estructura basica
Se requiere un amplificador de detección durante la operación de lectura y actualización de datos de la memoria en cuestión.
Tipos de circuitos | Modo de operación |
---|---|
Diferencial | Modo de voltaje |
No diferenciales | Modo actual |
Operación del chip de memoria
Los datos en un chip de memoria semiconductor se almacenan en pequeños circuitos llamados celdas de memoria . Los amplificadores de sentido se aplican principalmente en células de memoria volátiles . Las celdas de memoria son celdas SRAM o DRAM que se disponen en filas y columnas en el chip. Cada línea se adjunta a cada celda de la fila. Las líneas que corren a lo largo de las filas se denominan líneas de palabras que se activan poniéndoles un voltaje. Las líneas que corren a lo largo de las columnas se denominan línea de bits y dos de estas líneas de bits complementarias se adjuntan a un amplificador de detección en el borde de la matriz. El número de amplificadores de sentido corresponde al de la "línea de bits" del chip. Cada celda se encuentra en la intersección de una línea de palabras y una línea de bits en particular, que se pueden utilizar para "direccionarla". Los datos de las celdas son leídos o escritos por el mismas líneas de bits que corren a lo largo de la parte superior de las filas y columnas. [4]
Operación SRAM
Para leer un poco de una celda de memoria en particular, la línea de palabras a lo largo de la fila de la celda se activa, activando todas las celdas de la fila. El valor almacenado (Lógica 0 o 1) de la celda luego llega a las líneas de bits asociadas con ella. El amplificador de detección al final de las dos líneas de bits complementarias amplifica los pequeños voltajes a un nivel lógico normal. Luego, el bit de la celda deseada se bloquea desde el amplificador de detección de la celda a un búfer y se coloca en el bus de salida. [5]
Operación DRAM
La operación del amplificador de detección en DRAM es bastante similar a la SRAM, pero realiza una función adicional. Los datos en los chips DRAM se almacenan como carga eléctrica en pequeños condensadores en las celdas de memoria. La operación de lectura agota la carga en una celda, destruyendo los datos, por lo que después de leer los datos, el amplificador de detección debe escribirlos inmediatamente en la celda aplicándole un voltaje, recargando el capacitor. A esto se le llama actualización de memoria .
Objetivos de diseño
Como parte de sus diseños, los amplificadores de detección tienen como objetivo un retardo de detección mínimo, el nivel requerido de amplificación, el consumo mínimo de energía, el ajuste en áreas de distribución restringidas y una alta confiabilidad y tolerancia.
Ver también
Referencias
- ^ Manual de mantenimiento PDP-8 , Digital Equipment Corporation, F-87, 2/66, 1966; páginas 4-1 a 4-13.
- ^ Una SRAM de bajo consumo con reciclaje de carga de línea de bits para operaciones de lectura y escritura [1] , IEEE Journal of Solid-State Circuits, 2010 IEEE
- ^ Manual de mantenimiento PDP-8 , Digital Equipment Corporation, F-87, 2/66, 1966; página 10-9 dibujo RS-B-G007.
- ^ Caracterización de la compensación de entrada del amplificador de detección SRAM para la predicción de rendimiento en CMOS de 28 nm [2] , Conferencia de circuitos integrados personalizados (CICC), IEEE 2011
- ^ Amplificador de sentido para SRAM [3] , profesor: Der-Chen Huang, Universidad Nacional de Chung Hsing