El aislamiento de zanja poco profunda ( STI ), también conocido como técnica de aislamiento de caja , es una característica de circuito integrado que evita la fuga de corriente eléctrica entre componentes de dispositivos semiconductores adyacentes . La STI se utiliza generalmente en nodos de tecnología de proceso CMOS de 250 nanómetros y más pequeños. Las tecnologías CMOS más antiguas y las tecnologías que no son MOS suelen utilizar aislamiento basado en LOCOS . [1]
STI se crea temprano durante el proceso de fabricación del dispositivo semiconductor , antes de que se formen los transistores. Los pasos clave del proceso de STI implican grabar un patrón de trincheras en el silicio, depositar uno o más materiales dieléctricos (como dióxido de silicio ) para llenar las trincheras y eliminar el exceso de dieléctrico mediante una técnica como la planarización químico-mecánica . [1]
Ciertas tecnologías de fabricación de semiconductores también incluyen un aislamiento profundo en zanjas , una característica relacionada que a menudo se encuentra en los circuitos integrados analógicos .
El efecto del borde de la zanja ha dado lugar a lo que se ha denominado recientemente "efecto de canal estrecho inverso" [2] o "efecto de ancho estrecho inverso". [3] Básicamente, debido a la mejora del campo eléctrico en el borde, es más fácil formar un canal conductor (por inversión) a un voltaje más bajo. El voltaje de umbral se reduce efectivamente para un ancho de transistor más estrecho. [4] [5] La principal preocupación para los dispositivos electrónicos es la corriente de fuga subumbral resultante , que es sustancialmente mayor después de la reducción del voltaje umbral.
Flujo del proceso
- Deposición de pila (óxido + nitruro protector)
- Impresión de litografía
- Grabado en seco (grabado con iones reactivos )
- Relleno de zanja con óxido
- Pulido químico-mecánico del óxido
- Eliminación del nitruro protector
- Ajuste de la altura del óxido a Si
Ver también
Referencias
- ^ Quirk, Michael y Julian Serda (2001). Tecnología de fabricación de semiconductores: Manual del instructor Archivado el 28 de septiembre de 2007 en Wayback Machine , p. 25.
- ^ Jung, Jong-Wan; Kim, Jong-Min; Hijo, Jeong-Hwan; Lee, Youngjong (30 de abril de 2000). "Dependencia de la joroba del subumbral y el efecto del canal estrecho inverso en la longitud de la puerta mediante la supresión de la difusión mejorada transitoria en el borde de aislamiento de la zanja". Revista japonesa de física aplicada . 39 (Parte 1, núm. 4B): 2136–2140. Código Bibliográfico : 2000JaJAP..39.2136J . doi : 10.1143 / JJAP.39.2136 .
- ^ A. Chatterjee et al., IEDM 1996. (anuncio de la conferencia) Chatterjee, A .; Esquivel, J .; Nag, S .; Ali, I .; Rogers, D .; Taylor, K .; Joyner, K .; Mason, M .; Mercer, D .; Amerasekera, A .; Houston, T .; Chen, I.-C. (1996), "Un estudio de aislamiento de zanjas poco profundas para tecnologías CMOS de 0,25 / 0,18 μm y más allá", Simposio de 1996 sobre tecnología VLSI. Recopilación de artículos técnicos , págs. 156–157, doi : 10.1109 / VLSIT.1996.507831 , ISBN 0-7803-3342-X, S2CID 27288482
- ^ Pretet, J; Ioannou, D; Subba, N; Cristoloveanu, S; Maszara, W; Raynaud, C (noviembre de 2002). "Efectos de canal estrecho y su impacto en las características estáticas y de cuerpo flotante de los MOSFET SOI aislados por STI y LOCOS". Electrónica de estado sólido . 46 (11): 1699-1707. Código bibliográfico : 2002SSEle..46.1699P . doi : 10.1016 / S0038-1101 (02) 00147-8 .
- ^ Lee, Yung-Huei; Linton, Tom; Wu, Ken; Mielke, Neal (mayo de 2001). "Efecto del borde de la zanja en la confiabilidad de pMOSFET". Fiabilidad de la microelectrónica . 41 (5): 689–696. doi : 10.1016 / S0026-2714 (01) 00002-6 .
enlaces externos
- Clarycon: aislamiento de zanja poco profunda
- Tecnologías N y K: aislamiento de zanjas poco profundas [ enlace muerto ]
- Dow Corning: Spin on dieléctricos - Aislamiento de zanja poco profunda giratorio