La familia de acuerdos de interoperabilidad de la interfaz de paquetes del sistema ( SPI ) del Foro de interconexión de redes ópticas especifica interfaces de paquetes, canalizadas, de chip a chip que se utilizan comúnmente en redes ópticas síncronas y aplicaciones Ethernet . Una aplicación típica de una interfaz de nivel de paquete de este tipo es entre un marco (para una red óptica) o un MAC (para una red IP) y un procesador de red. Otra aplicación de esta interfaz podría ser entre un procesador de paquetes ASIC y un dispositivo administrador de tráfico.
Hay dos amplias categorías de interfaces de chip a chip. El primero, ejemplificado por PCI-Express e HyperTransport , admite lecturas y escrituras de direcciones de memoria. La segunda categoría amplia transporta paquetes de usuario a través de 1 o más canales y está ejemplificada por la familia IEEE 802.3 de interfaces independientes de medios y la familia de interfaces de paquetes del sistema del foro de interconexión de redes ópticas . De estos dos últimos, la familia de System Packet Interfaces está optimizada para transportar paquetes de usuario desde muchos canales. La familia de interfaces de paquete del sistema es la familia de interfaz de chip a chip orientada a paquetes más importante que se utiliza entre dispositivos en el paquete sobre SONET yRed de transporte óptico , que son los principales protocolos utilizados para transportar Internet entre ciudades.
Estos acuerdos surgieron de la donación a la OIF por parte de PMC-Sierra de las definiciones de interfaz POS-PHY PL-3 y PL-4 , que a su vez provenían de las definiciones de Utopía del ATM Forum . Estas definiciones anteriores incluían:
System Packet Interface o SPI, como se le conoce ampliamente, es un protocolo para transferencias de paquetes y celdas entre dispositivos de capa PHY y LINK en aplicaciones de varios gigabits. Este protocolo ha sido desarrollado por Optical Internetworking Forum (OIF) y está emergiendo rápidamente como uno de los estándares de integración más importantes en la historia de las telecomunicaciones y las redes de datos. Los dispositivos que implementan SPI generalmente se especifican con velocidades de línea de 700~800 Mbit/s y, en algunos casos, hasta 1 Gbit/s. La última versión es SPI 4 Phase 2, también conocida como SPI 4.2, que ofrece un ancho de banda de hasta 16 Gbit/s para una interfaz de 16 bits.
El protocolo de Interlaken , una variante cercana de SPI-5, reemplazó a la interfaz de paquetes del sistema en el mercado.
La interfaz SPI 4.2 se compone de líneas de reloj, control y datos de alta velocidad y líneas de estado de búfer FIFO de menor velocidad. La línea de datos de alta velocidad incluye un bus de datos de 16 bits, una línea de control de 1 bit y un reloj de doble velocidad de datos (DDR). El reloj puede funcionar hasta 500 MHz, admitiendo hasta 1 GigaTransfer por segundo. La parte de estado del búfer FIFO consta de un canal de estado de 2 bits y un reloj. SPI 4.2 admite un ancho de datos de 16 bits y puede ser una conexión PHY-link, link-link, link-PHY o PHY-PHY. La interfaz SPI 4.2 admite hasta 256 direcciones de puerto con control de flujo independiente para cada una.