Titan era una familia planificada de núcleos de microprocesador basados en Power ISA de 32 bits diseñados por Applied Micro Circuits Corporation (AMCC), pero se descartó en 2010. [1] Applied Micro eligió continuar el desarrollo del núcleo PowerPC 400 en su lugar, en un 40 proceso de fabricación de nm.
Detalles
Fue diseñado para ser la base de procesadores integrados y soluciones de sistema en chip (SoC). Si bien es de alto rendimiento, alcanzando velocidades de hasta 2 GHz, seguirá siendo extremadamente eficiente en el consumo de energía, consumiendo solo 2.5 W por núcleo . Donde por lo general existe una compensación entre rendimiento y potencia, AMCC utilizó la tecnología Fast14 de Intrinsity para construir un diseño de microprocesador extremadamente eficiente que aprovecha el alto rendimiento combinado con baja potencia y fabricación de CMOS de 90 nm a granel comparativamente barata . Al usar transistores NMOS y sin pestillos , el diseño da como resultado un chip con menos transistores que el diseño tradicional, lo que reduce el costo. El diseño permite implementaciones de SoC de doble núcleo que consuman menos de 15 W. Había planes para versiones de uno, dos y cuatro núcleos.
El Titán tenía un nuevo núcleo superescalar, fuera de servicio, de 8-9 etapas con un novedoso diseño de caché de CPU de tres etapas . Pequeños cachés de instrucciones y datos de 4/4 KiB en "nivel 0" se ubican antes que los tradicionales cachés L1 de 32/32 KiB hasta 1 MB de caché L2 que se compartirán entre todos los núcleos (admitiendo hasta cuatro). El Titan cumplía con Power ISA v.2.04 .
Implementaciones
- APM 83290 : las primeras implementaciones del diseño del núcleo de Titan, cuyo nombre en código es Gemeni . [2] Dos núcleos de 1,5 GHz con FPU , caché L2 compartida de 512 kB, controlador DDR2, motor de seguridad, DMA multicanal y motor de E / S para gigabit Ethernet, PCIe, USB, RapidIO y SATA. Comenzó a muestrear en octubre de 2009 [1] . El procesador está destinado a aplicaciones de plano de control y telecomunicaciones. Está construido utilizando la fabricación de CMOS a granel de 90 nm de TSMC para reducir los costos. [2]
Referencias
- ^ "AMCC toma otra oportunidad en multinúcleo" . EETimes. 2010-09-27 . Consultado el 14 de julio de 2011 . CS1 maint: parámetro desalentado ( enlace )
- ^ "AMCC, TSMC le dio un nuevo giro a MPU a la tecnología de IBM" . EETimes. 2009-09-25 . Consultado el 14 de julio de 2011 . CS1 maint: parámetro desalentado ( enlace )