Las máquinas Warp eran una serie de procesadores de matriz sistólica cada vez más de uso general , creados por la Universidad Carnegie Mellon (CMU), en conjunto con los socios industriales GE , Honeywell e Intel , y financiados por la Agencia de Proyectos de Investigación Avanzada de Defensa de EE. UU . (DARPA) . [1]
Los proyectos Warp fueron iniciados en 1984 por HT Kung en la Universidad Carnegie Mellon. Los proyectos Warp arrojaron resultados de investigación, publicaciones y avances en el diseño de hardware sistólico de propósito general, diseño de compilador y algoritmos de software sistólico. Había tres diseños de máquina distintos conocidos como WW-Warp (Wire Wrap Warp), PC-Warp (Printed Circuit Warp) e iWarp (circuito integrado Warp, convenientemente también un juego de la “i” para Intel). [2]
Cada generación sucesiva se volvió cada vez más de propósito general al aumentar la capacidad de memoria y aflojar el acoplamiento entre procesadores. Solo el WW-Warp original forzó una secuenciación de etapas verdaderamente bloqueada, lo que restringió severamente su programabilidad, pero fue en cierto sentido el diseño de “matriz sistólica” más puro.
Las máquinas de deformación se conectaron a las estaciones de trabajo Sun (basadas en UNIX). El desarrollo de software para todos los modelos de máquinas Warp se realizó en estaciones de trabajo Sun.
Un compilador de investigación, para un lenguaje conocido como "W2", apuntó a las tres máquinas y fue el único compilador para WW-Warp y PC-Warp, mientras que sirvió como un compilador temprano durante el desarrollo de iWarp. [3] El compilador de producción para iWarp era un compilador de C y Fortran basado en el compilador pcc de AT&T para UNIX, portado bajo contrato para Intel y luego ampliamente modificado y ampliado por Intel. [4]
Las máquinas WW-Warp y PC-Warp eran computadoras de matriz sistólica con una matriz lineal de diez o más celdas, cada una de las cuales es un procesador programable capaz de realizar 10 millones de operaciones de punto flotante de precisión simple por segundo (10 MFLOPS ). Una máquina de 10 celdas tenía un rendimiento máximo de 100 MFLOPS. Las máquinas iWarp duplicaron este rendimiento, entregando 20 MFLOPS de precisión simple y admitiendo punto flotante de doble precisión a la mitad del rendimiento. [5]
Un prototipo de dos células de WW-Warp se completó en Carnegie Mellon en junio de 1985. En 1986 se produjeron dos WW-Warp de diez células esencialmente idénticas, una por Honeywell y otra por GE, para su uso en la Universidad Carnegie Mellon. El sistema de GE se entregó en febrero de 1986; El sistema de Honeywell se entregó en junio de 1986. El primer modelo de producción significativamente rediseñado, el PC-Warp, fue entregado por GE en abril de 1987. GE produjo y vendió unos veinte modelos de producción del PC-Warp durante 1987- 1989.
Las máquinas iWarp se basaron en un microprocesador de transistores 700.000 personalizado de un solo chip, diseñado específicamente para el proyecto Warp, que utilizaba instrucciones en formato de palabra de instrucción larga (LIW) y comunicaciones estrechamente integradas con el procesador computacional. La configuración estándar de las máquinas iWarp dispuso los nodos iWarp en un toro de 2 mx 2 n. Todas las máquinas iWarp incluían los "respaldos" y, por lo tanto, eran tori. [6]
En 1986, Intel fue seleccionada, como resultado de una licitación competitiva, para ser el socio industrial para la implementación de circuitos integrados de Warp. El primer sistema iWarp, un sistema de doce nodos, entró en funcionamiento en marzo de 1990. Después de varios pasos de la pieza, Intel produjo y vendió unas 39 máquinas, que constan de diez o más chips iWarp C-Step que funcionan a 20 MHz. en 1992 y 1993 a universidades, agencias gubernamentales y laboratorios de investigación industrial. [7]
Ver también
Notas
- ^ Thomas Gross y Monica Lam. 1998. Retrospectiva: una retrospectiva de las máquinas Warp. En los 25 años de los simposios internacionales sobre arquitectura informática (artículos seleccionados) (ISCA '98), Gurindar S. Sohi (Ed.). ACM, Nueva York, NY, EE. UU., 45-47.
- ^ Thomas Gross y David R. O'Hallaron. iWarp: anatomía de un sistema informático paralelo, MIT Press, Cambridge, MA, 1998.
- ^ Monica S. Lam. A Systolic Array Optimizing Compiler, Dordrecht, Países Bajos: Kluwer Academic Publishers, 1989.
- ^ Ali-Reza Adl-Tabatabai, Thomas Gross, Guei-Yuan Lueh y James Reinders. Modelado de paralelismo a nivel de instrucción para la canalización de software. En Actas de la conferencia de trabajo IFIP WG10.3 sobre arquitecturas y técnicas de compilación para el paralelismo de grano fino y medio, Orlando, FL, páginas 321-330.
- ^ Microprocesador Intel Corp. iWarp (número de pieza 318153), Hillsboro, Oregon, 1991. Información técnica, número de pedido 281006.
- ^ Shekhar Borkar, Robert Cohn, George Cox, Sha Gleason y Thomas Gross. iWarp: una solución integrada de computación paralela de alta velocidad, Actas de la conferencia ACM / IEEE de 1988 sobre supercomputación, p.330-339, 12-17 de noviembre de 1988.
- ^ Enciclopedia de Computación Paralela, Padua, David (Ed.), 2011, ISBN 978-0-387-09765-7