iWarp era una arquitectura de supercomputadora paralela experimental desarrollada como un proyecto conjunto por Intel y la Universidad Carnegie Mellon . El proyecto comenzó en 1988, como seguimiento del anterior proyecto de investigación WARP de CMU , con el fin de explorar la construcción de un "nodo" completo de computación paralela en un solo microprocesador , completo con memoria y enlaces de comunicaciones. En este sentido, el iWarp es muy similar al transputer INMOS y al nCUBE . [1]
Intel anunció iWarp en 1989. El primer prototipo de iWarp se entregó a Carnegie Mellon en el verano de 1990, y en otoño recibieron los primeros sistemas de producción de 64 celdas, seguidos de dos más en 1991. Con la creación de la División de Sistemas de Supercomputación Intel en En el verano de 1992, el iWarp se fusionó con la línea de productos iPSC . Intel mantuvo iWarp como producto pero dejó de comercializarlo activamente. [2]
Cada CPU iWarp incluía una ALU de 32 bits con una FPU de 64 bits a 20 MHz. Era puramente escalar y completaba una instrucción por ciclo, por lo que el rendimiento fue de 20 MIPS o 20 megaflops para precisión simple y 10 MFLOPS para doble. [3] [4] Las comunicaciones fueron manejadas por una unidad separada en la CPU que manejaba cuatro canales seriales a 40 MB / s, e incluía soporte de red en hardware que permitía hasta 20 canales virtuales (similar al sistema agregado al INMOS T9000).
Los procesadores iWarp se combinaron en placas junto con la memoria, pero a diferencia de otros sistemas, Intel eligió la RAM estática más rápida, pero más cara, para usar en iWarp. Las placas incluían normalmente cuatro CPU y entre 512 kB y 4 MB de SRAM.
Otra diferencia en el iWarp era que los sistemas estaban conectados entre sí como un toro de n por m , en lugar del hipercubo más común . Un sistema típico incluía 64 CPU conectadas como un toro de 8 × 8, lo que podría generar un pico de 1,2 gigaflops .
George Cox fue el arquitecto principal del proyecto iWarp. Steven McGeady (más tarde vicepresidente de Intel y testigo en el caso antimonopolio de Microsoft ) escribió un entorno de desarrollo innovador que permitió que se escribiera software para la matriz antes de que se completara. Cada nodo de la matriz estaba representado por una estación de trabajo Sun diferente en una LAN , con el protocolo de comunicación entre nodos exclusivo de iWarp simulado a través de sockets . A diferencia del simulador a nivel de chip, que no podía simular una matriz de varios nodos y que se ejecutaba muy lentamente, este entorno permitió que comenzara el desarrollo en profundidad del software de matriz.
El compilador de producción para iWarp fue un compilador de C y Fortran basado en el compilador pcc de AT&T para UNIX, portado bajo contrato para Intel por la firma canadiense HCR Corporation y luego ampliamente modificado y ampliado por Intel. [5] [6]
Ver también
- Matriz sistólica
Notas
- ^ Enciclopedia de Computación Paralela, Padua, David (Ed.), 2011, ISBN 978-0-387-09765-7
- ^ Thomas Gross y David R. O'Hallaron. iWarp: anatomía de un sistema informático paralelo, MIT Press, Cambridge, MA, 1998.
- ^ Shekhar Borkar, Robert Cohn, George Cox, Sha Gleason y Thomas Gross. iWarp: una solución integrada de computación paralela de alta velocidad, Actas de la conferencia ACM / IEEE de 1988 sobre supercomputación, p. 330-339, 12-17 de noviembre de 1988.
- ^ Microprocesador Intel Corp. iWarp (número de pieza 318153), Hillsboro, Oregon, 1991. Información técnica, número de pedido 281006.
- ^ Reinders, James R. (2011). "Warp e iWarp". En Padua, David (ed.). Enciclopedia de Computación Paralela . Nueva York: Springer. pag. 2158.
- ^ Ali-Reza Adl-Tabatabai, Thomas Gross, Guei-Yuan Lueh y James Reinders. Modelado de paralelismo a nivel de instrucción para la canalización de software. En Actas de la conferencia de trabajo IFIP WG10.3 sobre arquitecturas y técnicas de compilación para el paralelismo de grano fino y medio, Orlando, FL, páginas 321-330.
enlaces externos
- Proyecto iWarp en CMU