 | Este artículo incluye una lista de referencias , lecturas relacionadas o enlaces externos , pero sus fuentes siguen sin estar claras porque carece de citas en línea . ( Enero de 2015 ) ( Obtenga información sobre cómo y cuándo eliminar este mensaje de plantilla ) |
Un procesador de conjunto de instrucciones específicas de la aplicación ( ASIP ) es un componente que se utiliza en el diseño de un sistema en un chip . El conjunto de instrucciones de un ASIP está diseñado para beneficiar a una aplicación específica. Esta especialización del núcleo proporciona una compensación entre la flexibilidad de una CPU de propósito general y el rendimiento de un ASIC .
Algunos ASIP tienen un conjunto de instrucciones configurables. Por lo general, estos núcleos se dividen en dos partes: lógica estática que define un ISA mínimo (arquitectura de conjunto de instrucciones) y lógica configurable que se puede utilizar para diseñar nuevas instrucciones. La lógica configurable se puede programar en el campo de manera similar a una matriz de puertas programables en el campo (FPGA) o durante la síntesis del chip.
Los ASIP se pueden utilizar como una alternativa a los aceleradores de hardware para el procesamiento de señales de banda base [1] o la codificación de video. [2] Los aceleradores de hardware tradicionales para estas aplicaciones adolecen de inflexibilidad. Es muy difícil reutilizar la ruta de datos del hardware con máquinas de estado finito (FSM) escritas a mano . Los compiladores reorientables de ASIP ayudan al diseñador a actualizar el programa y reutilizar la ruta de datos. Normalmente, el diseño de ASIP depende más o menos del flujo de herramientas porque diseñar un procesador desde cero puede ser muy complicado. Un enfoque es describir el procesador utilizando un lenguaje de alto nivel y luego generar automáticamente el conjunto de herramientas de software de ASIP. [3]Existen algunas herramientas comerciales para diseñar ASIP desde un lenguaje de alto nivel, por ejemplo ASIP Designer de Synopsys o Studio de Codasip. También existe una herramienta de código abierto, el entorno de codiseño basado en TTA (TCE).
Ver también [ editar ]
Referencias [ editar ]
- ^ Shahabuddin, Shahriar et al., "Diseño de un procesador vectorial activado por transporte para decodificación turbo", Springer Journal of Analog Integrated Circuits and Signal Processing, marzo de 2014.
- ^ Hautala, Ilkka, et al. "Arquitectura de coprocesador multinúcleo programable de baja potencia para filtrado en bucle HEVC / H.265" en transacciones IEEE en circuitos y sistemas para tecnología de vídeo, noviembre de 2014
- ↑ Masarík, UML in design of ASIP, IFAC Proceedings Volumes 39 (17): 209-214, septiembre de 2006
Literatura [ editar ]
- Dake Liu (2008). Diseño de procesador DSP integrado: Procesadores de conjunto de instrucciones específicas de la aplicación . MA: Elsevier Mogan Kaufmann. ISBN 978-0-12-374123-3.
- Oliver Schliebusch; Heinrich Meyr; Rainer Leupers (2007). Síntesis ASIP optimizada a partir de modelos de lenguaje de descripción de arquitectura . Dordrecht: Springer. ISBN 978-1-4020-5685-7.
- Paolo Ienne, Rainer Leupers (eds.) (2006). Procesadores integrados personalizables . San Mateo, CA: Morgan Kaufmann. ISBN 978-0-12-369526-0.CS1 maint: texto adicional: lista de autores ( enlace )
- Matthias Gries, Kurt Keutzer (eds.) (2005). Construyendo ASIPs: La Metodología Mescal . Nueva York: Springer. ISBN 978-0-387-26057-0.CS1 maint: texto adicional: lista de autores ( enlace )
Enlaces externos [ editar ]
- ASIP Designer, conjunto de herramientas patentado de Synopsys que permite el diseño incremental del compilador en el ciclo de ASIP
- Codasip Studio, conjunto de herramientas patentado de Codasip que permite el diseño de ASIP utilizando el lenguaje de descripción del procesador CodAL
- Entorno de código basado en TTA (TCE), un conjunto de herramientas de código abierto (con licencia MIT) para el diseño de procesadores TTA específicos de aplicaciones.
