BACPAC , o Berkeley Advanced Chip Performance Calculator , es un programa de software para explorar el efecto de los cambios en la tecnología de CI. El uso entra en un conjunto de propiedades bastante fundamentales de la tecnología (como el grosor de la capa de interconexión y la profundidad lógica) y el programa estima el rendimiento a nivel del sistema de un CI construido con estos supuestos. El trabajo previo en esta área se puede encontrar en [1] y, [2] pero estos no consideran muchos de los efectos de la interconexión profunda submicrométrica. BACPAC se basa en el trabajo en. [3]
BACPAC utiliza aproximaciones analíticas para las propiedades del sistema, como el retardo y los requisitos de interconexión. La intención no es la precisión absoluta para un diseño dado, sino mostrar las tendencias y los efectos de los cambios tecnológicos.
Entradas a BACPAC
Interconectar
- Número de capas de enrutamiento
- Pasos (distancia de centro a centro de cada capa)
- Resistividad de los alambres
- Constante dieléctrica de los aislantes entre las capas
Dispositivo
- V dd , también llamado voltaje de suministro
- V t , también llamado voltaje umbral
- Espesor de óxido de puerta de los transistores MOS
- Corriente de drenaje
- Fan-in (número de entradas para cada puerta, en promedio)
Nivel del sistema
- Tamaño del diseño del bloque (número de puertas en cada bloque)
- Eficiencia de silicio (depende del estilo de diseño: personalizado, ASIC, matriz de puertas , etc.)
- profundidad lógica (número de puertas entre elementos de estado)
- Exponente de Rent (cómo varía el número de conexiones con el tamaño del bloque; consulte la regla de Rent ).
Salidas BACPAC
Análisis de retrasos
- Área de viruta
- Frecuencia máxima de reloj : qué tan rápido puede funcionar el chip
- Tamaños de dispositivos optimizados: tamaños de dispositivos estimados para que funcione tan rápido
- Interconexión RC
- Longitud de cable promedio (local y global)
- Relación entre el retardo del cable y el retardo de la puerta
Análisis de ruido
- Frecuencia de reloj con ruido
- Tamaños de dispositivo recientemente optimizados para la red de distribución de reloj
- Relación entre el retardo del cable y el retardo de la puerta
Análisis de viabilidad
- Capacidad de cableado
- Requisitos de cableado (global y local),
- Necesidades de cableado para la distribución del reloj
- Necesidades de cableado para la red de distribución de energía
Análisis de poder
- Consumo total de energía, dividido en subcategorías:
- Reloj (potencia necesaria para distribuir el reloj por el chip)
- E / S (energía necesaria para obtener las señales necesarias dentro y fuera del chip)
- memoria (energía necesaria para retener y acceder a los datos en las memorias internas)
- cableado global (potencia disipada en el cableado global)
- lógica (poder disipado en las propias puertas lógicas)
- cortocircuito (energía desperdiciada dentro de las puertas de los transistores pull-up y pull down que luchan entre sí durante la conmutación)
- fuga (energía que fluye a través de la puerta incluso cuando no está cambiando)
Análisis de rendimiento
- Rendimientos proyectados para un control de proceso excelente, promedio y deficiente utilizando un modo de rendimiento binomial negativo
Referencias
- ^ HB Bakoglu, Circuitos, interconexiones y empaquetado para VLSI, Addison-Wesley, capítulo 9, 1990.
- ^ GA Sai-Halasz, "Tendencias de rendimiento en procesadores de alto rendimiento", Proc. IEEE, págs. 20–36, enero de 1995.
- ^ D. Sylvester y K. Keutzer, "Llegar al fondo del submicrón profundo", Proc. of International Conference on CAD, págs. 203–211, 1998.