En las aplicaciones de lógica digital , las arquitecturas de bits en serie envían datos un bit a la vez, a lo largo de un solo cable, en contraste con las arquitecturas de palabras en paralelo de bits , en las que los valores de datos se envían todos los bits o una palabra a la vez a lo largo de un grupo de cables.
Todas las computadoras digitales construidas antes de 1951 y la mayoría de las primeras máquinas de procesamiento paralelo masivo utilizaban una arquitectura de bits en serie: eran computadoras en serie .
Las arquitecturas de bits en serie se desarrollaron para el procesamiento de señales digitales en las décadas de 1960 a 1980, incluidas estructuras eficientes para la multiplicación y acumulación de bits en serie. [1]
A menudo, los procesadores en serie N ocuparán menos área de FPGA y tendrán un rendimiento total más alto que un solo procesador paralelo de N bits. [2]
Ver también
Referencias
- ^ Denyer, Peter B .; Renshaw, David (1985). Procesamiento de señales VLSI: un enfoque de bits en serie . Serie de sistemas VLSI. Addison-Wesley . ISBN 978-0-201-13306-6.
- ^ Raymond J. Andraka. "Construcción de un procesador de bits en serie de alto rendimiento en una FPGA" .
enlaces externos
- Aplicación de la tecnología FPGA para acelerar el método de dominio de tiempo de diferencia finita (FDTD)
- Filtros FIR serie BIT con coeficientes CSD para FPGA