El semiconductor de óxido de metal complementario ( CMOS, pronunciado "ver-musgo"), también conocido como semiconductor de óxido de metal de simetría complementaria ( COS-MOS ), es un tipo de transistor de efecto de campo de semiconductor de óxido de metal (MOSFET) proceso de fabricación que utiliza pares complementarios y simétricos de tipo p y tipo n MOSFETs para funciones lógicas. [1] La tecnología CMOS se utiliza para construir chips de circuitos integrados (IC), incluidos microprocesadores , microcontroladores , chips de memoria (incluido CMOS BIOS) y otros circuitos lógicos digitales. La tecnología CMOS también se utiliza para circuitos analógicos como sensores de imagen ( sensores CMOS ), convertidores de datos , circuitos RF ( RF CMOS ) y transceptores altamente integrados para muchos tipos de comunicación.
Mohamed M. Atalla y Dawon Kahng inventaron el MOSFET en Bell Labs en 1959, y luego demostraron los procesos de fabricación de PMOS (MOS tipo p) y NMOS (MOS tipo n) en 1960. Estos procesos se combinaron y adaptaron posteriormente en los procesos complementarios Proceso MOS (CMOS) de Chih-Tang Sah y Frank Wanlass en Fairchild Semiconductor en 1963. RCA comercializó la tecnología con la marca comercial "COS-MOS" a fines de la década de 1960, lo que obligó a otros fabricantes a buscar otro nombre, lo que llevó a que "CMOS" se convirtiera en el nombre estándar de la tecnología a principios de la década de 1970. CMOS finalmente superó a NMOS como el proceso de fabricación de MOSFET dominante para chips de integración a muy gran escala (VLSI) en la década de 1980, mientras que también reemplazó la tecnología anterior de lógica de transistor-transistor (TTL). Desde entonces, CMOS se ha mantenido como el proceso de fabricación estándar para dispositivos semiconductores MOSFET en chips VLSI. A partir de 2011 [actualizar], el 99% de los chips IC, incluidos la mayoría de los IC digitales , analógicos y de señal mixta , se fabrican con tecnología CMOS. [2]
Dos características importantes de los dispositivos CMOS son la alta inmunidad al ruido y el bajo consumo de energía estática . [3] Dado que un transistor del par MOSFET siempre está apagado, la combinación en serie consume una potencia significativa solo momentáneamente durante el cambio entre los estados de encendido y apagado. En consecuencia, los dispositivos CMOS no producen tanto calor residual como otras formas de lógica, como la lógica NMOS o la lógica transistor-transistor (TTL), que normalmente tienen algo de corriente permanente incluso cuando no cambian de estado. Estas características permiten que CMOS integre una alta densidad de funciones lógicas en un chip. Fue principalmente por esta razón que CMOS se convirtió en la tecnología más utilizada para ser implementada en chips VLSI.
La frase "semiconductor de óxido de metal" es una referencia a la estructura física de los transistores de efecto de campo MOS , que tienen un electrodo de puerta de metal colocado encima de un aislante de óxido, que a su vez está encima de un material semiconductor . Alguna vez se usó aluminio, pero ahora el material es polisilicio . Otras puertas metálicas han regresado con la llegada de materiales dieléctricos de alto κ en el proceso CMOS, como lo anunciaron IBM e Intel para el nodo de 45 nanómetros y tamaños más pequeños. [4]
Detalles técnicos
"CMOS" se refiere tanto a un estilo particular de diseño de circuitos digitales como a la familia de procesos utilizados para implementar esos circuitos en circuitos integrados (chips). Los circuitos CMOS disipan menos energía que las familias lógicas con cargas resistivas. Dado que esta ventaja ha aumentado y se ha vuelto más importante, los procesos y variantes CMOS han llegado a dominar, por lo que la gran mayoría de la fabricación de circuitos integrados modernos se realiza en procesos CMOS. [5] La lógica CMOS consume más de 7 veces menos energía que la lógica NMOS , [6] y aproximadamente 100.000 veces menos que la lógica transistor-transistor bipolar (TTL). [7] [8]
Los circuitos CMOS utilizan una combinación de transistores de efecto de campo (MOSFET) semiconductores de óxido metálico de tipo py de tipo n para implementar puertas lógicas y otros circuitos digitales. Aunque la lógica CMOS se puede implementar con dispositivos discretos para demostraciones, los productos CMOS comerciales son circuitos integrados compuestos por hasta miles de millones de transistores de ambos tipos, en una pieza rectangular de silicio de entre 10 y 400 mm 2 .
CMOS siempre usa todos los MOSFET en modo de mejora (en otras palabras, un voltaje de puerta a fuente cero apaga el transistor).
Historia
El principio de simetría complementaria fue introducido por primera vez por George Sziklai en 1953, quien luego discutió varios circuitos bipolares complementarios. Paul Weimer , también en RCA , inventó en 1962 circuitos complementarios TFT , un pariente cercano de CMOS. Inventó circuitos de inversor y flip-flop complementarios , pero no trabajó en una lógica complementaria más compleja. Fue la primera persona capaz de poner TFT de canal p y canal n en un circuito en el mismo sustrato. Tres años antes, John T. Wallmark y Sanford M. Marcus publicaron una variedad de funciones lógicas complejas implementadas como circuitos integrados utilizando JFET , incluidos circuitos de memoria complementarios. Frank Wanlass estaba familiarizado con el trabajo realizado por Weimer en RCA. [9] [10] [11] [12] [13] [14]
El MOSFET (transistor de efecto de campo de semiconductor de óxido metálico o transistor MOS) fue inventado por Mohamed M. Atalla y Dawon Kahng en Bell Labs en 1959. Originalmente había dos tipos de procesos de fabricación de MOSFET , PMOS ( MOS tipo p ) y NMOS ( MOS de tipo n ). [15] Ambos tipos fueron desarrollados por Atalla y Kahng cuando inventaron originalmente el MOSFET, fabricando dispositivos PMOS y NMOS con longitudes de compuerta de 20 µm y luego 10 µm en 1960. [16] [17] Mientras que el MOSFET inicialmente fue pasado por alto e ignorado por Bell Labs a favor de los transistores bipolares , [16] la invención del MOSFET generó un interés significativo en Fairchild Semiconductor . [15] Basado en el trabajo de Atalla, [18] Chih-Tang Sah introdujo la tecnología MOS a Fairchild con su controlada-MOS tetrodo fabricado a finales de 1960. [15]
Chih-Tang Sah y Frank Wanlass de Fairchild desarrollaron un nuevo tipo de lógica MOSFET que combina los procesos PMOS y NMOS, llamado MOS complementario (CMOS) . En febrero de 1963, publicaron la invención en un artículo de investigación . [19] [20] Posteriormente , Wanlass presentó la patente de EE. UU. 3.356.858 para circuitos CMOS en junio de 1963, y se otorgó en 1967. Tanto en el artículo de investigación como en la patente , se describió la fabricación de dispositivos CMOS, sobre la base de la oxidación térmica de un sustrato de silicio para producir una capa de dióxido de silicio ubicada entre el contacto de drenaje y el contacto de la fuente. [21] [20]
CMOS fue comercializado por RCA a finales de la década de 1960. RCA adoptó CMOS para el diseño de circuitos integrados (IC), desarrolló circuitos CMOS para una computadora de la Fuerza Aérea en 1965 y luego un chip de memoria CMOS SRAM de 288 bits en 1968. [19] RCA también usó CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de fabricación de semiconductores de 20 μm antes de escalar gradualmente a un proceso de 10 μm durante los próximos años. [22]
La tecnología CMOS fue inicialmente pasada por alto por la industria estadounidense de semiconductores a favor de NMOS, que era más poderoso en ese momento. Sin embargo, CMOS fue rápidamente adoptado y mejorado por los fabricantes japoneses de semiconductores debido a su bajo consumo de energía, lo que llevó al auge de la industria japonesa de semiconductores. [23] Toshiba desarrolló C²MOS (Clocked CMOS), una tecnología de circuito con menor consumo de energía y velocidad de funcionamiento más rápida que el CMOS ordinario, en 1969. Toshiba utilizó su tecnología C²MOS para desarrollar un chip de integración a gran escala (LSI) para Elsi de Sharp . Mini calculadora de bolsillo LED , desarrollada en 1971 y lanzada en 1972. [24] Suwa Seikosha (ahora Seiko Epson ) comenzó a desarrollar un chip CMOS IC para un reloj de cuarzo Seiko en 1969, y comenzó la producción en masa con el lanzamiento del Seiko Analog Quartz 38SQW en 1971. [25] El primer producto electrónico de consumo CMOS producido en masa fue el reloj digital Hamilton Pulsar "Wrist Computer", lanzado en 1970. [26] Debido al bajo consumo de energía, la lógica CMOS se ha utilizado ampliamente para calculadoras y relojes desde la década de 1970. [6]
Los primeros microprocesadores a principios de la década de 1970 fueron los procesadores PMOS, que inicialmente dominaron la primera industria de microprocesadores . A fines de la década de 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. [27] Los microprocesadores CMOS se introdujeron en 1975, con Intersil 6100 , [27] y RCA CDP 1801 . [28] Sin embargo, los procesadores CMOS no se hicieron dominantes hasta la década de 1980. [27]
CMOS fue inicialmente más lento que la lógica NMOS , por lo que NMOS se usó más ampliamente para computadoras en la década de 1970. [6] El chip de memoria CMOS Intel 5101 (1 kb SRAM ) (1974) tenía un tiempo de acceso de 800 ns , [29] [30] mientras que el chip NMOS más rápido en ese momento, la memoria HMOS Intel 2147 (4 kb SRAM) chip (1976), tuvo un tiempo de acceso de 55/70 ns. [6] [30] En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de dos pocillos, con su chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm . [6] [31] [32] El chip Hitachi HM6147 fue capaz de igualar el rendimiento ( acceso 55/70 ns) del chip HMOS Intel 2147, mientras que el HM6147 también consumió significativamente menos energía (15 mA ) que el 2147 (110 mamá). Con un rendimiento comparable y mucho menos consumo de energía, el proceso CMOS de dos pozos finalmente superó a NMOS como el proceso de fabricación de semiconductores más común para computadoras en la década de 1980. [6]
En la década de 1980, los microprocesadores CMOS superaron a los microprocesadores NMOS. [27] La NASA 's Galileo nave espacial, enviado a la órbita de Júpiter en 1989, usó el RCA 1802 microprocesador CMOS debido al bajo consumo de energía. [26]
Intel introdujo un proceso de 1,5 μm para la fabricación de dispositivos semiconductores CMOS en 1983. [33] A mediados de la década de 1980, Bijan Davari de IBM desarrolló la tecnología CMOS de alto rendimiento, bajo voltaje y profundidad submicrónica , que permitió el desarrollo de computadoras más rápidas. así como computadoras portátiles y dispositivos electrónicos de mano que funcionan con baterías . [34] En 1988, Davari dirigió un equipo de IBM que demostró un proceso CMOS de 250 nanómetros de alto rendimiento . [35]
Fujitsu comercializó un proceso CMOS de 700 nm en 1987, [33] y luego Hitachi, Mitsubishi Electric , NEC y Toshiba comercializaron CMOS de 500 nm en 1989. [36] En 1993, Sony comercializó un proceso CMOS de 350 nm , mientras que Hitachi y NEC comercializaron 250 nm CMOS. Hitachi introdujo un proceso CMOS de 160 nm en 1995, luego Mitsubishi introdujo CMOS de 150 nm en 1996, y luego Samsung Electronics introdujo 140 nm en 1999. [36]
En 2000, Gurtej Singh Sandhu y Trung T. Doan en Micron Technology inventaron atómica de deposición de capas dieléctricas de alta kappa películas , lo que lleva al desarrollo de una rentable 90 nm proceso CMOS. [34] [37] Toshiba y Sony desarrollaron un proceso CMOS de 65 nm en 2002, [38] y luego TSMC inició el desarrollo de la lógica CMOS de 45 nm en 2004. [39] El desarrollo de patrones dobles de tono por Gurtej Singh Sandhu en Micron La tecnología condujo al desarrollo de CMOS de clase 30 nm en la década de 2000. [34]
CMOS se utiliza en la mayoría de los dispositivos LSI y VLSI modernos . [6] A partir de 2010, las CPU con el mejor rendimiento por vatio cada año han sido lógica estática CMOS desde 1976. [ cita requerida ] A partir de 2019, la tecnología CMOS planar sigue siendo la forma más común de fabricación de dispositivos semiconductores, pero gradualmente se está reemplazada por tecnología FinFET no plana , que es capaz de fabricar nodos semiconductores menores de 20 nm . [40]
Inversión
Los circuitos CMOS están construidos de tal manera que todos los transistores semiconductores de óxido metálico (PMOS) de tipo P deben tener una entrada de la fuente de voltaje o de otro transistor PMOS. Del mismo modo, todos los transistores NMOS deben tener una entrada de tierra o de otro transistor NMOS. La composición de un transistor PMOS crea una baja resistencia entre su fuente y los contactos de drenaje cuando se aplica un voltaje de puerta bajo y una alta resistencia cuando se aplica un voltaje de puerta alto. Por otro lado, la composición de un transistor NMOS crea una alta resistencia entre la fuente y el drenaje cuando se aplica un voltaje de puerta bajo y una resistencia baja cuando se aplica un voltaje de puerta alto. CMOS logra la reducción de corriente complementando cada nMOSFET con un pMOSFET y conectando ambas compuertas y ambos drenajes juntos. Un voltaje alto en las puertas hará que el nMOSFET conduzca y el pMOSFET no conduzca, mientras que un voltaje bajo en las puertas provocará lo contrario. Esta disposición reduce en gran medida el consumo de energía y la generación de calor. Sin embargo, durante el tiempo de conmutación, ambos MOSFET conducen brevemente a medida que el voltaje de la puerta pasa de un estado a otro. Esto induce un breve aumento en el consumo de energía y se convierte en un problema grave en las frecuencias altas.
La imagen adyacente muestra lo que sucede cuando una entrada está conectada tanto a un transistor PMOS (parte superior del diagrama) como a un transistor NMOS (parte inferior del diagrama). Cuando el voltaje de la entrada A es bajo, el canal del transistor NMOS está en un estado de alta resistencia. Esto limita la corriente que puede fluir de Q a tierra. El canal del transistor PMOS está en un estado de baja resistencia y puede fluir mucha más corriente desde el suministro a la salida. Debido a que la resistencia entre el voltaje de suministro y Q es baja, la caída de voltaje entre el voltaje de suministro y Q debido a una corriente extraída de Q es pequeña. La salida, por tanto, registra un alto voltaje.
Por otro lado, cuando el voltaje de la entrada A es alto, el transistor PMOS está en un estado APAGADO (alta resistencia) por lo que limitaría la corriente que fluye desde el suministro positivo a la salida, mientras que el transistor NMOS está ENCENDIDO ( baja resistencia), permitiendo la salida de drenaje a tierra. Debido a que la resistencia entre Q y tierra es baja, la caída de voltaje debido a una corriente que ingresa a Q que coloca a Q sobre el suelo es pequeña. Esta baja caída da como resultado que la salida registre un voltaje bajo.
En resumen, las salidas de los transistores PMOS y NMOS son complementarias de modo que cuando la entrada es baja, la salida es alta, y cuando la entrada es alta, la salida es baja. Debido a este comportamiento de entrada y salida, la salida del circuito CMOS es la inversa de la entrada.
Pines de fuente de alimentación
Los pines de la fuente de alimentación para CMOS se denominan V DD y V SS , o V CC y Tierra (GND) según el fabricante. V DD y V SS son remanentes de circuitos MOS convencionales y representan los suministros de drenaje y fuente . [41] Estos no se aplican directamente a CMOS, ya que ambos suministros son realmente suministros de origen. V CC y Ground son transferencias de la lógica TTL y esa nomenclatura se ha mantenido con la introducción de la línea 54C / 74C de CMOS.
Dualidad
Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y transistores NMOS. Se crea un circuito CMOS para permitir que siempre exista una ruta desde la salida hasta la fuente de alimentación o la tierra. Para lograr esto, el conjunto de todos los caminos a la fuente de voltaje debe ser el complemento del conjunto de todos los caminos a tierra. Esto se puede lograr fácilmente definiendo uno en términos del NO del otro. Debido a la lógica basada en las leyes de De Morgan , los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo.
Lógica
Las funciones lógicas más complejas, como las que involucran puertas Y y O, requieren manipular las rutas entre las puertas para representar la lógica. Cuando una ruta consta de dos transistores en serie, ambos transistores deben tener baja resistencia a la tensión de alimentación correspondiente, modelando un AND. Cuando una ruta consta de dos transistores en paralelo, uno o ambos transistores deben tener baja resistencia para conectar el voltaje de suministro a la salida, modelando un OR.
A la derecha se muestra un diagrama de circuito de una puerta NAND en lógica CMOS. Si ambas entradas A y B son altas, entonces ambos transistores NMOS (mitad inferior del diagrama) conducirán, ninguno de los transistores PMOS (mitad superior) conducirá, y se establecerá una ruta conductora entre la salida y V ss (tierra), bajando la salida. Si ambas entradas A y B son bajas, entonces ninguno de los transistores NMOS conducirá, mientras que ambos transistores PMOS conducirán, estableciendo una ruta conductora entre la salida y V dd (fuente de voltaje), elevando la salida. Si cualquiera de las entradas A o B es baja, uno de los transistores NMOS no conducirá, uno de los transistores PMOS lo hará y se establecerá una ruta conductora entre la salida y V dd (fuente de voltaje), lo que elevará la salida. Como la única configuración de las dos entradas que da como resultado una salida baja es cuando ambas son altas, este circuito implementa una puerta lógica NAND (NO Y).
Una ventaja de CMOS sobre la lógica NMOS es que las transiciones de salida de baja a alta y de alta a baja son rápidas, ya que los transistores pull-up (PMOS) tienen baja resistencia cuando se encienden, a diferencia de las resistencias de carga en la lógica NMOS. Además, la señal de salida cambia el voltaje total entre los rieles alto y bajo. Esta respuesta fuerte y casi simétrica también hace que el CMOS sea más resistente al ruido.
Consulte Esfuerzo lógico para conocer un método de cálculo de la demora en un circuito CMOS.
Ejemplo: puerta NAND en disposición física
Este ejemplo muestra un dispositivo lógico NAND dibujado como una representación física tal como se fabricaría. La perspectiva del diseño físico es una "vista de pájaro" de una pila de capas. El circuito está construido sobre un sustrato tipo P. El polisilicio , la difusión y el pozo n se denominan "capas de base" y en realidad se insertan en las zanjas del sustrato de tipo P. (Vea los pasos 1 a 6 en el diagrama de proceso abajo a la derecha) Los contactos penetran una capa aislante entre las capas base y la primera capa de metal (metal1) haciendo una conexión.
Las entradas a la NAND (ilustradas en color verde) son de polisilicio. Los transistores (dispositivos) están formados por la intersección del polisilicio y la difusión; Difusión de N para el dispositivo N y difusión de P para el dispositivo P (ilustrado en color salmón y amarillo respectivamente). La salida ("salida") está conectada en metal (ilustrado en color cian). Las conexiones entre el metal y el polisilicio o la difusión se realizan a través de contactos (ilustrados como cuadrados negros). El ejemplo de diseño físico coincide con el circuito lógico NAND dado en el ejemplo anterior.
El dispositivo N se fabrica en un sustrato de tipo P, mientras que el dispositivo P se fabrica en un pozo de tipo N (n-well). Un "grifo" de sustrato de tipo P está conectado a V SS y un grifo de n pozos de tipo N está conectado a V DD para evitar el bloqueo .
Energía: conmutación y fuga
La lógica CMOS disipa menos energía que los circuitos lógicos NMOS porque CMOS disipa energía solo cuando cambia ("energía dinámica"). En un ASIC típico en un proceso moderno de 90 nanómetros , cambiar la salida puede tomar 120 picosegundos y ocurre una vez cada diez nanosegundos. La lógica NMOS disipa la energía siempre que el transistor está encendido, porque hay una ruta de corriente de V dd a V ss a través de la resistencia de carga y la red de tipo n.
Las puertas CMOS estáticas son muy eficientes en términos de energía porque disipan casi cero energía cuando están inactivas. Anteriormente, el consumo de energía de los dispositivos CMOS no era la principal preocupación al diseñar chips. Factores como la velocidad y el área dominaron los parámetros de diseño. A medida que la tecnología CMOS se movió por debajo de los niveles submicrónicos, el consumo de energía por unidad de área del chip ha aumentado enormemente.
En términos generales, la disipación de potencia en los circuitos CMOS se produce debido a dos componentes, estáticos y dinámicos:
Disipación estática
Tanto los transistores NMOS como los PMOS tienen un voltaje umbral de puerta-fuente , por debajo del cual la corriente (llamada corriente subumbral ) a través del dispositivo cae exponencialmente. Históricamente, los diseños CMOS operaban a voltajes de suministro mucho mayores que sus voltajes umbral (V dd podría haber sido 5 V, y V th para NMOS y PMOS podría haber sido 700 mV). Un tipo especial de transistor utilizado en algunos circuitos CMOS es el transistor nativo , con un voltaje de umbral cercano a cero .
El SiO 2 es un buen aislante, pero a niveles de espesor muy pequeños, los electrones pueden hacer un túnel a través del aislamiento muy delgado; la probabilidad cae exponencialmente con el espesor del óxido. La corriente de túnel se vuelve muy importante para la tecnología de transistores por debajo de 130 nm con óxidos de puerta de 20 Å o más delgados.
Se forman pequeñas corrientes de fuga inversa debido a la formación de polarización inversa entre las regiones de difusión y los pozos (por ejemplo, difusión de tipo p frente a n-pocillo), pozos y sustrato (por ejemplo, n-pocillo frente a p-sustrato). En los procesos modernos, la fuga de diodos es muy pequeña en comparación con las corrientes de subumbral y túnel, por lo que pueden pasarse por alto durante los cálculos de potencia.
Si las relaciones no coinciden, entonces puede haber diferentes corrientes de PMOS y NMOS; esto puede conducir a un desequilibrio y, por lo tanto, una corriente inadecuada hace que el CMOS se caliente y disipe energía innecesariamente. Además, estudios recientes han demostrado que la potencia de fuga se reduce debido a los efectos del envejecimiento como una compensación para que los dispositivos se vuelvan más lentos. [42]
Disipación dinámica
Carga y descarga de capacitancias de carga
Los circuitos CMOS disipan energía cargando las diversas capacitancias de carga (principalmente capacitancia de puerta y cable, pero también drenan y algunas capacitancias de fuente) siempre que se conmutan. En un ciclo completo de lógica CMOS, la corriente fluye desde V DD a la capacitancia de carga para cargarla y luego fluye desde la capacitancia de carga cargada (C L ) a tierra durante la descarga. Por lo tanto, en un ciclo completo de carga / descarga, se transfiere un total de Q = C L V DD de V DD a tierra. Multiplique por la frecuencia de conmutación en las capacidades de carga para obtener la corriente utilizada, y multiplique nuevamente por el voltaje promedio para obtener la potencia de conmutación característica disipada por un dispositivo CMOS:.
Dado que la mayoría de las puertas no operan / cambian en cada ciclo de reloj , a menudo van acompañadas de un factor, llamado factor de actividad. Ahora, la disipación de potencia dinámica se puede reescribir como.
Un reloj en un sistema tiene un factor de actividad α = 1, ya que sube y baja en cada ciclo. La mayoría de los datos tienen un factor de actividad de 0,1. [43] Si se estima la capacitancia de carga correcta en un nodo junto con su factor de actividad, la disipación de potencia dinámica en ese nodo se puede calcular de manera efectiva.
Dado que hay un tiempo finito de subida / bajada tanto para pMOS como para nMOS, durante la transición, por ejemplo, de apagado a encendido, ambos transistores estarán encendidos durante un pequeño período de tiempo en el que la corriente encontrará un camino directamente desde V DD a tierra, creando así una corriente de cortocircuito . La disipación de potencia de cortocircuito aumenta con el tiempo de subida y bajada de los transistores.
Una forma adicional de consumo de energía se volvió significativa en la década de 1990 cuando los cables en el chip se volvieron más estrechos y los cables largos se volvieron más resistentes. Las puertas CMOS al final de esos cables resistivos ven lentas transiciones de entrada. Durante la mitad de estas transiciones, las redes lógicas NMOS y PMOS son parcialmente conductoras y la corriente fluye directamente de V DD a V SS . El poder así utilizado se llama poder de palanca . El diseño cuidadoso que evita cables largos y delgados débilmente conducidos mejora este efecto, pero la potencia de la palanca puede ser una parte sustancial de la potencia dinámica de CMOS.
Para acelerar los diseños, los fabricantes han cambiado a construcciones que tienen umbrales de voltaje más bajos, pero debido a esto, un transistor NMOS moderno con una V th de 200 mV tiene una corriente de fuga subumbral significativa . Los diseños (por ejemplo, procesadores de sobremesa) que incluyen una gran cantidad de circuitos que no están conmutando activamente siguen consumiendo energía debido a esta corriente de fuga. La potencia de fuga es una parte significativa de la potencia total consumida por dichos diseños. El CMOS de umbral múltiple (MTCMOS), ahora disponible en las fundiciones, es un enfoque para administrar la potencia de fuga. Con MTCMOS, los transistores de V th alto se usan cuando la velocidad de conmutación no es crítica, mientras que los transistores de V th bajo se usan en rutas sensibles a la velocidad. Los avances tecnológicos adicionales que utilizan dieléctricos de puerta aún más delgados tienen un componente de fuga adicional debido al túnel de corriente a través del dieléctrico de puerta extremadamente delgado. El uso de dieléctricos de alto κ en lugar de dióxido de silicio que es el dieléctrico de puerta convencional permite un rendimiento similar del dispositivo, pero con un aislante de puerta más grueso, evitando así esta corriente. La reducción de la potencia de fuga mediante el uso de nuevos materiales y diseños de sistemas es fundamental para mantener la escala de CMOS. [44]
Protección de entrada
Los transistores parásitos que son inherentes a la estructura CMOS pueden encenderse mediante señales de entrada fuera del rango operativo normal, por ejemplo, descargas electrostáticas o reflejos de línea . El enganche resultante puede dañar o destruir el dispositivo CMOS. Los diodos de pinza se incluyen en los circuitos CMOS para tratar estas señales. Las hojas de datos de los fabricantes especifican la corriente máxima permitida que puede fluir a través de los diodos.
CMOS analógico
Además de las aplicaciones digitales, la tecnología CMOS también se utiliza en aplicaciones analógicas . Por ejemplo, hay circuitos integrados de amplificadores operacionales CMOS disponibles en el mercado. Las puertas de transmisión se pueden utilizar como multiplexores analógicos en lugar de relés de señal . La tecnología CMOS también se usa ampliamente para circuitos de RF hasta frecuencias de microondas, en aplicaciones de señal mixta (analógica + digital). [ cita requerida ]
CMOS RF
RF CMOS se refiere a circuitos de RF ( circuitos de radiofrecuencia ) que se basan en la tecnología de circuitos integrados CMOS de señal mixta . Son ampliamente utilizados en tecnología de telecomunicaciones inalámbricas . RF CMOS fue desarrollado por Asad Abidi mientras trabajaba en UCLA a fines de la década de 1980. Esto cambió la forma en que se diseñaron los circuitos de RF, lo que llevó al reemplazo de transistores bipolares discretos por circuitos integrados CMOS en transceptores de radio . [45] Permitió terminales de usuario final sofisticados, de bajo costo y portátiles , y dio lugar a unidades pequeñas, de bajo costo, de bajo consumo y portátiles para una amplia gama de sistemas de comunicación inalámbrica. Esto permitió la comunicación "en cualquier momento y en cualquier lugar" y ayudó a provocar la revolución inalámbrica , lo que condujo al rápido crecimiento de la industria inalámbrica. [46]
Los procesadores de banda base [47] [48] y los transceptores de radio en todos los dispositivos de red inalámbricos modernos y teléfonos móviles se producen en masa utilizando dispositivos RF CMOS. [45] Los circuitos RF CMOS se utilizan ampliamente para transmitir y recibir señales inalámbricas, en una variedad de aplicaciones, como tecnología satelital (como GPS ), bluetooth , Wi-Fi , comunicación de campo cercano (NFC), redes móviles (como como 3G y 4G ), transmisión terrestre y aplicaciones de radar automotriz , entre otros usos. [49]
Ejemplos de chips CMOS RF comerciales incluyen el teléfono inalámbrico DECT de Intel y los chips 802.11 ( Wi-Fi ) creados por Atheros y otras compañías. [50] Los productos CMOS RF comerciales también se utilizan para redes Bluetooth y LAN inalámbrica (WLAN). [51] RF CMOS también se utiliza en transceptores de radio para estándares inalámbricos como GSM , Wi-Fi y Bluetooth, transceptores para redes móviles como 3G y unidades remotas en redes de sensores inalámbricos (WSN). [52]
La tecnología RF CMOS es crucial para las comunicaciones inalámbricas modernas, incluidas las redes inalámbricas y los dispositivos de comunicación móviles. Una de las empresas que comercializó la tecnología RF CMOS fue Infineon . Sus conmutadores de RF CMOS a granel venden más de mil millones de unidades al año, alcanzando un acumulado de 5 mil millones de unidades, a partir de 2018[actualizar]. [53]
Rango de temperatura
Los dispositivos CMOS convencionales funcionan en un rango de -55 ° C a +125 ° C.
Hubo indicios teóricos ya en agosto de 2008 de que el CMOS de silicio funcionará hasta −233 ° C (40 K ). [54] Desde entonces, se han logrado temperaturas de funcionamiento cercanas a los 40 K utilizando procesadores AMD Phenom II con overclock con una combinación de enfriamiento de nitrógeno líquido y helio líquido . [55]
Transistores MOS de un solo electrón
Los MOSFET ultrapequeños (L = 20 nm, W = 20 nm) alcanzan el límite de un solo electrón cuando se operan a temperatura criogénica en un rango de −269 ° C (4 K ) a aproximadamente −258 ° C (15 K ). El transistor muestra bloqueo de Coulomb debido a la carga progresiva de electrones uno por uno. El número de electrones confinados en el canal es impulsado por el voltaje de la puerta, a partir de una ocupación de cero electrones, y se puede establecer en uno o muchos. [56]
Ver también
- Sensor de píxeles activo (sensor CMOS)
- Más allá de CMOS
- Amplificador CMOS
- Eléctrico (software) : se utiliza para diseñar circuitos CMOS
- FEOL (front-end-of-line): la primera parte del proceso de fabricación de circuitos integrados
- Equivalente de puerta : una medida de la complejidad del circuito independiente de la tecnología
- HCMOS : CMOS de alta velocidad 1982
- LVCMOS
- Magic (software) : se utiliza para diseñar circuitos CMOS
- Lista de aplicaciones MOSFET
- sCMOS
- Oxidación térmica
Referencias
- ^ "¿Qué es la memoria CMOS?" . Sagú malvado . Archivado desde el original el 26 de septiembre de 2014 . Consultado el 3 de marzo de 2013 .
- ^ Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia . Prensa de la Universidad de Cambridge . pag. 164. ISBN 9780521873024.
- ^ Fairchild. Nota de aplicación 77. "CMOS, la familia lógica ideal" Archivado el 9 de enero de 2015 en Wayback Machine . 1983.
- ^ "La arquitectura Intel® lidera el campo de la innovación en microarquitectura" . Intel . Archivado desde el original el 29 de junio de 2011 . Consultado el 2 de mayo de 2018 .
- ^ Baker, R. Jacob (2008). CMOS: diseño, trazado y simulación de circuitos (Segunda ed.). Wiley-IEEE. pag. xxix. ISBN 978-0-470-22941-5.
- ^ a b c d e f g "1978: SRAM CMOS rápido de doble pozo (Hitachi)" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado desde el original (PDF) el 5 de julio de 2019 . Consultado el 5 de julio de 2019 .
- ^ Higgins, Richard J. (1983). Electrónica con circuitos integrados digitales y analógicos . Prentice-Hall . pag. 101 . ISBN 9780132507042.
La diferencia dominante es la potencia: ¡las puertas CMOS pueden consumir aproximadamente 100.000 veces menos energía que sus equivalentes TTL!
- ^ Stephens, Carlene; Dennis, Maggie (2000). "Tiempo de ingeniería: inventando el reloj de pulsera electrónico" (PDF) . La Revista Británica de Historia de la Ciencia . Prensa de la Universidad de Cambridge . 33 (4): 477–497 (485). doi : 10.1017 / S0007087400004167 . ISSN 0007-0874 .
- ^ George Clifford, Sziklai (1953). "Propiedades simétricas de transistores y sus aplicaciones". 41 (6). IEEE: 717–724. Cite journal requiere
|journal=
( ayuda ) - ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media. pag. 162. ISBN 978-3540342588.
- ^ Richard Ahrons (2012). "Investigación industrial en microcircuitos en RCA: los primeros años, 1953-1963". 12 (1). IEEE Annals of the History of Computing: 60–73. Cite journal requiere
|journal=
( ayuda ) - ^ "Historia oral de Thomas (Tom) Stanley" (PDF) .
- ^ "IRE News and Radio Notes" . Actas de la IRE . 42 (6): 1027–1043. 1954. doi : 10.1109 / JRPROC.1954.274784 .
- ^ JT Wallmark; SM Marcus (1959). "Dispositivos integrados que utilizan lógica de transistor unipolar de acoplamiento directo". EC-8 (2). IEEE. Cite journal requiere
|journal=
( ayuda )Mantenimiento de CS1: utiliza el parámetro de autores ( enlace ) - ^ a b c "1960: Transistor de semiconductor de óxido de metal (MOS) demostrado" . Silicon Engine: una línea de tiempo de semiconductores en computadoras . Museo de Historia de la Computación . Consultado el 31 de agosto de 2019 .
- ^ a b Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 321–3. ISBN 9783540342588.
- ^ Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia . Prensa de la Universidad de Cambridge . pag. 164. ISBN 978-0521873024.
- ^ Sah, Chih-Tang (octubre de 1988). "Evolución del transistor MOS-desde su concepción hasta VLSI" (PDF) . Actas del IEEE . 76 (10): 1280-1326 (1290). Código bibliográfico : 1988IEEEP..76.1280S . doi : 10.1109 / 5.16328 . ISSN 0018-9219 .
Aquellos de nosotros activos en la investigación de dispositivos y materiales de silicio durante 1956-1960 consideramos este exitoso esfuerzo del grupo Bell Labs dirigido por Atalla para estabilizar la superficie de silicio como el avance tecnológico más importante y significativo, que abrió el camino que condujo a la tecnología de circuitos integrados de silicio. desarrollos en la segunda fase y producción en volumen en la tercera fase.
- ^ a b "1963: Se inventa la configuración del circuito MOS complementario" . Museo de Historia de la Computación . Consultado el 6 de julio de 2019 .
- ^ a b Sah, Chih-Tang ; Wanlass, Frank (1963). "Lógica de nanovatios utilizando triodos semiconductores de óxido de metal de efecto de campo". 1963 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . VI : 32–33. doi : 10.1109 / ISSCC.1963.1157450 .
- ^ Circuito de efecto de campo complementario de baja potencia de reserva
- ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . pag. 330. ISBN 9783540342588.
- ^ Gilder, George (1990). Microcosmos: la revolución cuántica en economía y tecnología . Simon y Schuster . págs. 144 –5. ISBN 9780671705923.
- ^ "1972 a 1973: Circuitos CMOS LSI para calculadoras (Sharp y Toshiba)" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado desde el original (PDF) el 6 de julio de 2019 . Consultado el 5 de julio de 2019 .
- ^ "Principios de la década de 1970: Evolución de los circuitos CMOS LSI para relojes" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado desde el original (PDF) el 6 de julio de 2019 . Consultado el 6 de julio de 2019 .
- ^ a b "Tortuga de transistores gana la carrera - Revolución CHM" . Museo de Historia de la Computación . Consultado el 22 de julio de 2019 .
- ^ a b c d Kuhn, Kelin (2018). "CMOS y más allá de CMOS: desafíos de escala" . Materiales de alta movilidad para aplicaciones CMOS . Woodhead Publishing . pag. 1. ISBN 9780081020623.
- ^ "CDP 1800 μP disponible comercialmente" (PDF) . Compendio de microordenador . 2 (4): 1–3. Octubre de 1975.
- ^ "Puerta de silicio MOS 2102A" . Intel . Consultado el 27 de junio de 2019 .
- ^ a b "Una lista cronológica de productos Intel. Los productos están ordenados por fecha" (PDF) . Museo de Intel . Corporación Intel. Julio de 2005. Archivado desde el original (PDF) el 9 de agosto de 2007 . Consultado el 31 de julio de 2007 .
- ^ Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (febrero de 1978). "Una RAM estática 4K Hi-CMOS de alta velocidad y bajo consumo". 1978 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXI : 110-111. doi : 10.1109 / ISSCC.1978.1155749 . S2CID 30753823 .
- ^ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (septiembre de 1978). "Circuitos y dispositivo Hi-CMOS de canal corto" . ESSCIRC 78: 4ª Conferencia europea de circuitos de estado sólido - Recopilación de artículos técnicos : 131-132.
- ^ a b Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño del amplificador de detección DRAM" (PDF) . CORE . Instituto de Tecnología de Massachusetts . págs. 149-166 . Consultado el 25 de junio de 2019 .
- ^ a b c "Destinatarios del premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Consultado el 4 de julio de 2019 .
- ^ Davari, Bijan; et al. (1988). "Una tecnología CMOS de 0,25 micrómetros de alto rendimiento". Encuentro Internacional de Dispositivos Electrónicos . doi : 10.1109 / IEDM.1988.32749 . S2CID 114078857 .
- ^ a b "Memoria" . STOL (Tecnología de semiconductores en línea) . Consultado el 25 de junio de 2019 .
- ^ Sandhu, Gurtej; Doan, Trung T. (22 de agosto de 2001). "Aparato y método de dopaje de capa atómica" . Patentes de Google . Consultado el 5 de julio de 2019 .
- ^ "Toshiba y Sony hacen grandes avances en tecnologías de procesos de semiconductores" . Toshiba . 3 de diciembre de 2002 . Consultado el 26 de junio de 2019 .
- ^ "Un año destacado: Informe anual de TSMC 2004" (PDF) . TSMC . Consultado el 5 de julio de 2019 .
- ^ "Análisis de crecimiento del mercado global de tecnología FinFET 2024 por fabricantes, regiones, tipo y aplicación, análisis de pronóstico" . Planificación financiera . 3 de julio de 2019 . Consultado el 6 de julio de 2019 .
- ^ "Copia archivada" (PDF) . Archivado desde el original (PDF) en 2011-12-09 . Consultado el 25 de noviembre de 2011 .CS1 maint: copia archivada como título ( enlace )
- ^ ALH Martínez, S. Khursheed y D. Rossi, "Aprovechando el envejecimiento de CMOS para un diseño microelectrónico eficiente", 2020 IEEE 26th International Symposium on On-Line Testing and Robust System Design (IOLTS) ieeexplore
- ^ K. Moiseev, A. Kolodny y S. Wimer, "Orden de señales óptimo de potencia consciente de la sincronización", Transacciones de ACM sobre automatización de diseño de sistemas electrónicos , volumen 13 número 4, septiembre de 2008, ACM
- ^ Una buena descripción general de los métodos de reducción y fugas se explica en el libro Leakage in Nanometer CMOS Technologies Archivado 2011-12-02 en Wayback Machine.ISBN 0-387-25737-3 .
- ^ a b O'Neill, A. (2008). "Asad Abidi reconocido por su trabajo en RF-CMOS". Boletín de la sociedad de circuitos de estado sólido IEEE . 13 (1): 57–58. doi : 10.1109 / N-SSC.2008.4785694 . ISSN 1098-4232 .
- ^ Daneshrad, Babal; Eltawil, Ahmed M. (2002). "Tecnologías de circuitos integrados para comunicaciones inalámbricas". Tecnologías de redes multimedia inalámbricas . La Serie Internacional de Ingeniería y Ciencias de la Computación. Springer EE. UU. 524 : 227–244. doi : 10.1007 / 0-306-47330-5_13 . ISBN 0-7923-8633-7.
- ^ Chen, Wai-Kai (2018). El manual de VLSI . Prensa CRC . págs. 60–2. ISBN 9781420005967.
- ^ Morgado, Alonso; Río, Rocío del; Rosa, José M. de la (2011). Moduladores nanométricos CMOS Sigma-Delta para radio definida por software . Springer Science & Business Media . pag. 1. ISBN 9781461400370.
- ^ Veendrick, Harry JM (2017). Circuitos integrados de nanómetros CMOS: de los conceptos básicos a los ASIC . Saltador. pag. 243. ISBN 9783319475974.
- ^ Nathawad, L .; Zargari, M .; Samavati, H .; Mehta, S .; Kheirkhaki, A .; Chen, P .; Gong, K .; Vakili-Amini, B .; Hwang, J .; Chen, M .; Terrovitis, M .; Kaczynski, B .; Limotyrakis, S .; Mack, M .; Gan, H .; Lee, M .; Abdollahi-Alibeik, B .; Baytekin, B .; Onodera, K .; Mendis, S .; Chang, A .; Jen, S .; Su, D .; Wooley, B. "20.2: Un SoC de radio MIMO CMOS de doble banda para LAN inalámbrica IEEE 802.11n" (PDF) . Alojamiento web de entidades IEEE . IEEE . Consultado el 22 de octubre de 2016 .
- ^ Olstein, Katherine (primavera de 2008). "Abidi recibe el premio IEEE Pederson en ISSCC 2008". SSCC: Noticias de la sociedad de circuitos de estado sólido IEEE . 13 (2): 12. doi : 10.1109 / N-SSC.2008.4785734 . S2CID 30558989 .
- ^ Oliveira, Joao; Va, João (2012). Amplificación de señal analógica paramétrica aplicada a tecnologías CMOS a nanoescala . Springer Science & Business Media . pag. 7. ISBN 9781461416708.
- ^ "Infineon Hits Bulk-CMOS RF Switch Milestone" . EE Times . 20 de noviembre de 2018 . Consultado el 26 de octubre de 2019 .
- ^ Edwards C., "Control de temperatura", Ingeniería y tecnología 26 de julio - 8 de agosto de 2008, IET .
- ^ Moorhead, Patrick (15 de enero de 2009). "Rompiendo récords con dragones y helio en el desierto de Las Vegas" . blogs.amd.com/patmoorhead. Archivado desde el original el 15 de septiembre de 2010 . Consultado el 18 de septiembre de 2009 .
- ^ Prati, E .; De Michielis, M .; Belli, M .; Cocco, S .; Fanciulli, M .; Kotekar-Patil, D .; Ruoff, M .; Kern, DP; Wharam, DA; Verduijn, J .; Tettamanzi, GC; Rogge, S .; Roche, B .; Wacquez, R .; Jehl, X .; Vinet, M .; Sanquer, M. (2012). "Pocos límites de electrones de transistores de un solo electrón de semiconductores de óxido metálico de tipo n". Nanotecnología . 23 (21): 215204. arXiv : 1203.4811 . Código Bibliográfico : 2012Nanot..23u5204P . doi : 10.1088 / 0957-4484 / 23/21/215204 . PMID 22552118 . S2CID 206063658 .
Otras lecturas
- Baker, R. Jacob (2010). CMOS: diseño, trazado y simulación de circuitos, tercera edición . Newark, Nueva Jersey: Wiley-IEEE. ISBN 978-0-470-88132-3.
- Mead, Carver A .; Conway, Lynn (1980). Introducción a los sistemas VLSI . Boston: Addison-Wesley. ISBN 0-201-04358-0.
- Veendrick, HJM (2017). Circuitos integrados de nanómetros CMOS: de los conceptos básicos a los ASIC . Saltador. doi : 10.1007 / 978-3-319-47597-4 . ISBN 978-3-319-47595-0.
- Weste, Neil HE; Harris, David M. (2010). Diseño CMOS VLSI: una perspectiva de circuitos y sistemas, cuarta edición . Boston: Pearson / Addison-Wesley. ISBN 978-0-321-54774-3.
enlaces externos
- Descripción e ilustraciones interactivas de la puerta CMOS
- LASI es una herramienta CAD de diseño de circuitos integrados de "propósito general". Es una descarga gratuita y se puede utilizar como una herramienta de diseño para circuitos CMOS.