Centaur Technology es una empresa de diseño de CPU x86 , fundada en 1995 y, posteriormente, una subsidiaria de propiedad total de VIA Technologies , miembro de Formosa Plastics Group , el conglomerado industrial más grande de Taiwán . En 2015, el documental Rise of the Centaur cubrió la historia temprana de la compañía.
Historia
Centaur Technologies Inc. fue fundada en abril de 1995 por Glenn Henry , Terry Parks, Darius Gaskins y Al Sato. La financiación provino de Integrated Device Technology , Inc (IDT). El objetivo comercial era desarrollar procesadores x86 compatibles que fueran mucho menos costosos que los procesadores Intel y consumieran mucha menos energía.
Había dos elementos fundamentales del plan. Primero, un diseño único, desarrollado desde cero, de un núcleo de procesador x86 optimizado de manera diferente a los núcleos de Intel. En segundo lugar, un enfoque de gestión único diseñado para lograr una alta productividad.
Aunque fue financiado por IDT, se enviaron tres diseños diferentes de Centaur con el nombre comercial de WinChip . En septiembre de 1999, VIA Technologies , una empresa taiwanesa, compró Centaur a IDT . Desde entonces, se han enviado cinco diseños con el nombre comercial de VIA C3 , así como un buen número de diseños para el procesador VIA C7 y su última CPU de 64 bits, la VIA Nano .
El diseño de VIA Nano se ha perfeccionado y mejorado aún más en chips producidos por Zhaoxin (una empresa conjunta de VIA ).
A finales de 2019, Centaur anunció el "primer SoC x86 de alto rendimiento del mundo con coprocesador de inteligencia artificial integrado", el núcleo CNS. [1]
Metodología de diseño
Históricamente, los chips de Centaur han sido mucho más pequeños que los diseños x86 comparables en su momento, y por lo tanto son más baratos de fabricar y consumen menos energía [ cita requerida ] . Esto los hizo atractivos en el mercado integrado .
La filosofía de diseño de Centaur siempre se centró en un rendimiento "suficiente" para las tareas que exige su mercado objetivo. Algunas de las compensaciones de diseño realizadas por el equipo de diseño son contrarias a la sabiduría aceptada.
Centaur / VIA fue uno de los primeros en diseñar procesadores con aceleración de cifrado de hardware en forma de VIA PadLock , comenzando con una versión 2004 de VIA C7. Intel y AMD siguieron con AES-NI en 2008, las extensiones Intel SHA en 2013 y RDRAND en 2015.
VIA C3
- Debido a que el rendimiento de memoria es el factor limitante en muchos puntos de referencia, los procesadores de VIA implementan grandes cachés primarias , grandes TLB y agresiva obtención previa , entre otras mejoras. Si bien estas funciones no son exclusivas de VIA, la optimización del acceso a la memoria es un área en la que no se sacrificaron las funciones para ahorrar espacio. De hecho, los generosos cachés primarios (128 KB) siempre han sido un sello distintivo de los diseños de Centaur.
- Generalmente, se favorece la frecuencia de reloj sobre el aumento de instrucciones por ciclo. Las características complejas, como la ejecución de instrucciones fuera de orden, no se implementan deliberadamente, porque afectan la capacidad de aumentar la frecuencia del reloj, requieren mucho espacio y potencia adicionales en el dado y tienen poco impacto en el rendimiento en varios escenarios de aplicaciones comunes.
- La canalización está organizada para proporcionar una ejecución de un reloj de las formas de registro-memoria y de registro de memoria de las instrucciones x86, que se utilizan mucho. Varias instrucciones de uso frecuente requieren menos ciclos de reloj que en otros procesadores x86.
- Las instrucciones x86 de uso poco frecuente se implementan en microcódigo y se emulan como combinaciones de otras instrucciones x86. Esto ahorra espacio en la matriz y contribuye a un bajo consumo de energía. El impacto en la mayoría de los escenarios de aplicaciones del mundo real es mínimo.
- Estos principios de diseño se derivan de los defensores de RISC originales , que afirman que un conjunto de instrucciones más pequeño, mejor optimizado, puede ofrecer un rendimiento general de CPU más rápido. El diseño C3 no puede considerarse un diseño RISC puro porque acepta el conjunto de instrucciones x86, que es un diseño CISC .
- Además de x86, estos procesadores admiten el conjunto de instrucciones alternativas sin documentar .
VIA C7
- VIA C7 Esther (C5J) como un paso evolutivo después de VIA C3 Nehemiah + (C5P), en el que Centaur siguió su enfoque tradicional de equilibrar el rendimiento frente a un transistor / presupuesto de potencia restringido.
- La piedra angular de la filosofía de diseño de los chips de la serie VIA C3 ha sido que incluso un núcleo escalar en orden relativamente simple puede ofrecer un rendimiento razonable contra un núcleo superescalar complejo fuera de servicio si es compatible con un "front-end" eficiente, es decir, prefetch , mecanismos de predicción de caché y rama.
- En el caso de VIA C7, el equipo de diseño se ha centrado en optimizar aún más el "front-end" del chip, es decir, el tamaño de la caché, la asociatividad y el rendimiento, así como el sistema de captación previa. [2] Al mismo tiempo, no parece que se hayan realizado cambios significativos en el núcleo de ejecución ("back-end") del chip.
- El VIA C7 cierra con éxito la brecha en el rendimiento con los chips AMD / Intel, ya que la velocidad del reloj no está restringida térmicamente.
VIA Nano
- VIA Nano Isaiah (CN) es una combinación de una serie de novedades de Centaur, incluida su primera CPU superescalar fuera de servicio y su primera CPU de 64 bits.
- El desarrollo del VIA Nano se centró en mejorar radicalmente el aspecto del rendimiento de la ecuación de rendimiento por vatio, manteniendo al mismo tiempo un TDP similar al VIA C7.
Núcleo del SNC
Centaur anunció una nueva CPU x86-64 "CNS" con soporte AVX-512 y coprocesador AI integrado a fines de 2019. [1]
Tamaño de matriz comparativo
Procesador | Caché secundario (k) | Tamaño de matriz 130 nm (mm²) | Tamaño de matriz 90 nm (mm²) | Tamaño de matriz 65 nm (mm²) |
---|---|---|---|---|
VIA Nano 1000/2000 | 1024 | N / A | N / A | 63,3 |
VIA C3 / VIA C7 | 64/128 | 52 | 30 | N / A |
Athlon XP | 256 | 84 | N / A | N / A |
Athlon 64 | 512 | 144 | 84 | 77 |
Pentium M | 2048 | N / A | 84 | N / A |
P4 Northwood | 512 | 146 | N / A | N / A |
P4 Prescott | 1024 | N / A | 110 | N / A |
NOTA: Incluso el núcleo Duron Morgan de 180 nm (106 mm²) con una simple caché secundaria de 64 K , cuando se redujo a un proceso de 130 nm, aún tendría un tamaño de troquel de 76 mm². El núcleo VIA x86 es más pequeño y más económico de producir. Como se puede ver en esta tabla, se podrían fabricar casi cuatro núcleos C7 en la misma área que un núcleo P4 Prescott en un proceso de 90 nm.
Ver también
Referencias
- ^ a b "Centaur presenta su nuevo núcleo x86 de clase servidor: CNS; agrega AVX-512" . Fusible WikiChip . 9 de diciembre de 2019.
- ^ Besedin, Dmitri. "Análisis de plataforma detallado en RightMark Memory Analyzer. Parte 12: Procesadores VIA C7 / C7-M" . Pricenfees.com. Archivado desde el original el 2 de febrero de 2017 . Consultado el 12 de marzo de 2007 .