El VIA C3 es una familia de unidades de procesamiento central x86 para computadoras personales diseñadas por Centaur Technology y vendidas por VIA Technologies . Los diferentes núcleos de CPU se construyen siguiendo la metodología de diseño de Centaur Technology .
Información general | |
---|---|
Lanzado | 2001 |
Fabricante (s) común (es) |
|
Actuación | |
Max. Frecuencia de reloj de la CPU | 500 MHz a 1,4 GHz |
Velocidades FSB | 100 MHz a 133 MHz |
Cache | |
Caché L1 | Instrucción de 64 KiB + datos de 64 KiB |
Caché L2 | 64 KiB |
Arquitectura y clasificación | |
Min. tamaño de la característica | 0,13 hasta 0,15 |
Conjunto de instrucciones | x86 |
Especificaciones físicas | |
Núcleos |
|
Enchufe (s) |
|
Productos, modelos, variantes | |
Nombre (s) principal |
|
Historia | |
Predecesor | Cyrix III |
Sucesor | VIA C7 |
Además de las instrucciones x86, las CPU VIA C3 contienen un conjunto de instrucciones alternativas no documentadas que permiten el acceso de nivel inferior a la CPU y, en algunos casos, la escalada de privilegios . [1]
Núcleos
Núcleos de Samuel 2 y Ezra
VIA Cyrix III pasó a llamarse VIA C3 con el cambio al núcleo avanzado "Samuel 2" (C5B). La adición de una caché L2 en la matriz mejoró un poco el rendimiento. [2] Como no se basó en la tecnología Cyrix en absoluto, el nuevo nombre fue solo un paso lógico. Para mejorar el consumo de energía y reducir los costos de fabricación, Samuel 2 se produjo con tecnología de proceso de 150 nm.
El procesador VIA C3 continuó haciendo hincapié en minimizar el consumo de energía con la próxima reducción de la matriz a un proceso mixto de 130/150 nm. "Ezra" (C5C) y "Ezra-T" (C5N) fueron solo nuevas revisiones del núcleo "Samuel 2" con algunas modificaciones menores en el protocolo de bus de "Ezra-T" para que coincida con la compatibilidad con Pentium III "Tualatin" de Intel. núcleos. VIA disfrutó del uso de energía más bajo en el mercado de CPU x86 durante varios años. El rendimiento, sin embargo, se quedó atrás debido a la falta de mejoras en el diseño. [3]
Excepcionalmente, la CPU C3 minorista se envía dentro de una lata decorativa . [3]
Núcleos de Nehemías
El "Nehemías" (C5XL) fue una revisión central importante. En ese momento, los esfuerzos de marketing de VIA no reflejaban completamente los cambios que habían tenido lugar. La compañía abordó numerosas deficiencias de diseño de los núcleos más antiguos, incluida la FPU de media velocidad . El número de etapas de la tubería se aumentó de 12 a 16, para permitir aumentos continuos en la velocidad del reloj. Además, implementó la instrucción cmov, convirtiéndolo en un procesador de clase 686. El kernel de Linux se refiere a este núcleo como C3-2. ¡También elimina 3DNow! instrucciones a favor de la implementación de SSE . Sin embargo, todavía se basaba en el antiguo Socket 370 , que ejecutaba el bus frontal de velocidad de datos única a solo 133 MHz.
Debido a que el mercado de sistemas integrados prefiere diseños de CPU de bajo consumo y bajo costo, VIA comenzó a apuntar a este segmento de manera más agresiva porque el C3 se ajusta bastante bien a esas características. Centaur Technology se concentró en agregar características atractivas al mercado integrado. Un ejemplo integrado en el primer núcleo "Nehemiah" (C5XL) fueron los generadores de números aleatorios de hardware gemelo . (Estos generadores se denominan erróneamente "de base cuántica" en la literatura de marketing de VIA. El análisis detallado del generador deja en claro que la fuente de aleatoriedad es térmica, no cuántica. [4] )
La revisión "Nehemiah +" (C5P) (paso 8) trajo algunos avances más, incluido un motor de cifrado AES de alto rendimiento junto con un paquete de chip de matriz de rejilla de bola notablemente pequeño del tamaño de una moneda de 1 centavo estadounidense . En ese momento, VIA también aumentó el FSB a 200 MHz e introdujo nuevos conjuntos de chips como el CN400 para admitirlo. Obviamente, los nuevos chips FSB de 200 MHz solo están disponibles en paquetes BGA ya que no son compatibles con las placas base Socket 370 existentes.
Cuando se comercializó esta arquitectura, a menudo se la denominaba "VIA C5".
Información técnica
Tamaño de matriz comparativo
Procesador | Caché secundario ( KiB ) | Tamaño de matriz 180 nm (mm²) | Tamaño de matriz 150 nm (mm²) | Tamaño de matriz 130 nm (mm²) | Tamaño de matriz 90 nm (mm²) |
---|---|---|---|---|---|
C3 Samuel | N / A | ? | N / A | N / A | N / A |
C3 Samuel 2 | 64 | N / A | ? | N / A | N / A |
C3 Esdras | 64 | N / A | N / A | 52 | N / A |
C3 Nehemías | 64 | N / A | N / A | 52 | N / A |
C7 Esther | 128 | N / A | N / A | N / A | 30 |
Athlon XP | 256 | N / A | N / A | 84 | N / A |
Athlon 64 | 512 | N / A | N / A | 144 | 84 |
Pentium M | 2048 | N / A | N / A | N / A | 84 |
P4 Northwood | 512 | N / A | N / A | 146 | N / A |
P4 Prescott | 1024 | N / A | N / A | N / A | 110 |
Metodología de diseño
Aunque más lentos que las CPU x86 que venden AMD e Intel , tanto en términos absolutos como en función del reloj, los chips de VIA eran mucho más pequeños, más baratos de fabricar y de menor potencia. Esto los hizo muy atractivos en el mercado integrado.
Esto también ha permitido que VIA continúe escalando las frecuencias de sus chips con cada proceso de fabricación que se encoge, mientras que los productos competitivos de Intel (como el P4 Prescott ) encontraron problemas severos de administración térmica, aunque la generación posterior de chips Intel Core era sustancialmente más fría. .
C3
- Debido a que el rendimiento de memoria es el factor limitante en muchos puntos de referencia, los procesadores de VIA implementan grandes cachés primarias , grandes TLB y agresiva obtención previa , entre otras mejoras. Si bien estas funciones no son exclusivas de VIA, la optimización del acceso a la memoria es un área en la que no se han eliminado las funciones para ahorrar espacio.
- En términos generales, se favorece la frecuencia de reloj sobre el aumento de instrucciones por ciclo. Las características complejas, como la ejecución de instrucciones fuera de orden, no se implementan deliberadamente, porque afectan la capacidad de aumentar la frecuencia del reloj, requieren mucho espacio y potencia adicionales en el dado y tienen poco impacto en el rendimiento en varios escenarios de aplicaciones comunes.
- La canalización está organizada para proporcionar una ejecución de un reloj de las formas de registro-memoria y de registro de memoria de las instrucciones x86, que se utilizan mucho. Varias instrucciones de uso frecuente requieren menos relojes de canalización que en otros procesadores x86.
- Las instrucciones x86 que se utilizan con poca frecuencia se implementan en microcódigo y se emulan. Esto ahorra espacio en el troquel y reduce el consumo de energía. Se minimiza el impacto en la mayoría de los escenarios de aplicaciones del mundo real. [ cita requerida ]
- Estas pautas de diseño se derivan de los defensores originales de RISC , quienes afirmaron que un conjunto más pequeño de instrucciones, mejor optimizado, brindaría un rendimiento general de la CPU más rápido. Como hace un uso intensivo de operandos de memoria, tanto como fuente como como destino, el diseño C3 en sí mismo no puede calificar como RISC.
Negocio
Contratos
Productos de plataformas integradas de VIA tienen los informes, (2005) han adoptado en la serie de coches de Nissan, [5] el Lafesta , Murano , y Presagio . Estas y otras aplicaciones industriales de alto volumen están comenzando a generar grandes beneficios para VIA, ya que el factor de forma pequeño y las ventajas de bajo consumo cierran acuerdos integrados. [ cita requerida ]
Asuntos legales
Sobre la base de la adquisición de IDT Centaur, [6] VIA parece haber adquirido al menos tres patentes, que cubren aspectos clave de la tecnología de procesador utilizada por Intel. Sobre la base del apalancamiento de negociación que ofrecían estas patentes, en 2003 VIA llegó a un acuerdo con Intel que permitía una licencia cruzada de patentes de diez años, lo que le permitía a VIA continuar diseñando y fabricando CPU compatibles con x86. A VIA también se le otorgó un período de gracia de tres años durante el cual podría continuar utilizando la infraestructura de socket de Intel.
Ver también
- Lista de microprocesadores VIA C3
- Lista de microprocesadores VIA Eden
- Lista de microprocesadores VIA
Referencias
- ^ Wagenseil, Paul (9 de agosto de 2018). "Hacker encuentra oculto 'modo Dios' en CPUs x86 antiguas" . Hardware de Tom . Consultado el 10 de agosto de 2018 .
- ↑ Poluvyalov, Alexander. VIA Cyrix III (Samuel 2) 600 y 667 MHz , Digit-Life, consultado el 15 de enero de 2007.
- ^ a b Rutter, Daniel (3 de diciembre de 2011). "Revisión: 800MHz vía CPU C3" . Datos de Dan . Archivado desde el original el 25 de marzo de 2018 . Consultado el 15 de octubre de 2018 .
- ^ "Evaluación de VIA C3" Nehemiah "Generador de números aleatorios" (PDF) . Cryptography Research, Inc. Archivado desde el original (PDF) el 31 de diciembre de 2006 . Consultado el 12 de marzo de 2007 .
- ^ El informe Inquirer, viernes 30 de diciembre de 2005
- ^ "VIA e Intel resuelven casos de infracción de patentes" . VIA Technologies, Inc. Archivado desde el original el 11 de marzo de 2007 . Consultado el 12 de marzo de 2007 .
Otras lecturas
- Diefendorff, Keith (7 de diciembre de 1998). "WinChip 4 Thumbs Nose en ILP" (PDF) . Informe del microprocesador . Grupo Editorial Electrónico MDR . Consultado el 14 de agosto de 2018 .
enlaces externos
- Revisión de VIA-C3-Nehemiah
- CPU VIA C3 Gold - 1 GHz
- Plataforma Eden pequeña y silenciosa de VIA
- GHz_processor_review / Revisión del procesador VIA C3 de 1 GHz
- BlueSmoke - Revisión: Procesador VIA C3
- http://www.cpushack.com/VIA.html
- https://web.archive.org/web/20070717014946/http://www.sandpile.org/impl/c5.htm
- https://web.archive.org/web/20060615180950/http://www.sandpile.org/impl/c5xl.htm
- VIA C3 Kernel para FreeBSD