SDRAM DDR2
Double Data Rate 2 dinámica síncrona de acceso aleatorio memoria ( DDR2 SDRAM ) es un doble velocidad de datos (DDR) sincrónica y dinámica de memoria de acceso aleatorio (SDRAM) de interfaz . Reemplazó la especificación DDR SDRAM original y fue reemplazada por DDR3 SDRAM (lanzada en 2007). Los DIMM DDR2 no son compatibles hacia adelante con DDR3 ni hacia atrás con DDR.
Además de doble bombeo del bus de datos como en DDR SDRAM (transfiriendo datos en los flancos ascendentes y descendentes de la señal del reloj del bus ), DDR2 permite una mayor velocidad del bus y requiere menos energía al ejecutar el reloj interno a la mitad de la velocidad del bus de datos. . Los dos factores se combinan para producir un total de cuatro transferencias de datos por ciclo de reloj interno.
Dado que el reloj interno DDR2 funciona a la mitad de la frecuencia del reloj externo DDR, la memoria DDR2 operando a la misma frecuencia de reloj del bus de datos externo que DDR da como resultado que DDR2 pueda proporcionar el mismo ancho de banda pero con mejor latencia . Alternativamente, la memoria DDR2 que funciona al doble de la frecuencia de reloj del bus de datos externo que DDR puede proporcionar el doble de ancho de banda con la misma latencia. Los módulos de memoria DDR2 mejor calificados son al menos dos veces más rápidos que los módulos de memoria DDR mejor calificados. La capacidad máxima en los DIMM DDR2 disponibles en el mercado es de 8 GB, pero la compatibilidad y la disponibilidad del chipset para esos DIMM es escasa y se utilizan más comúnmente 2 GB por DIMM. [ cita requerida ] [2]
DDR2 SDRAM fue producido por primera vez por Samsung en 2001. En 2003, la organización de estándares JEDEC otorgó a Samsung su premio de reconocimiento técnico por los esfuerzos de la compañía en el desarrollo y estandarización de DDR2. [1]
DDR2 se introdujo oficialmente en el segundo trimestre de 2003 a dos velocidades de reloj iniciales: 200 MHz (denominado PC2-3200) y 266 MHz (PC2-4200). Ambos funcionaron peor que la especificación DDR original debido a una mayor latencia, lo que hizo que los tiempos de acceso totales fueran más largos. Sin embargo, la tecnología DDR original alcanza una velocidad de reloj de alrededor de 200 MHz (400 MT / s). Existen chips DDR de mayor rendimiento, pero JEDEC ha declarado que no estarán estandarizados. Estos chips son en su mayoría chips DDR estándar que han sido probados y clasificados para funcionar a velocidades de reloj más altas por el fabricante. Dichos chips consumen significativamente más energía que los chips de reloj más lento, pero generalmente ofrecen poca o ninguna mejora en el rendimiento del mundo real. DDR2 comenzó a ser competitivo frente al estándar DDR anterior a fines de 2004,a medida que los módulos con latencias más bajas estuvieron disponibles.[3]
La diferencia clave entre DDR2 y DDR SDRAM es el aumento en la longitud de captación previa. En DDR SDRAM, la longitud de captación previa era de dos bits por cada bit de una palabra; mientras que son cuatro bits en DDR2 SDRAM. Durante un acceso, se leyeron o escribieron cuatro bits en una cola de captación previa de cuatro bits de profundidad. Esta cola recibió o transmitió sus datos a través del bus de datos en dos ciclos de reloj del bus de datos (cada ciclo de reloj transfirió dos bits de datos). El aumento de la longitud de captación previa permitió que DDR2 SDRAM duplicara la velocidad a la que se podían transferir los datos a través del bus de datos sin que se duplicara la velocidad a la que se podía acceder a la matriz de DRAM. DDR2 SDRAM fue diseñado con un esquema de este tipo para evitar un aumento excesivo en el consumo de energía.
