El DECstation era una marca de ordenadores utilizados por diciembre , y se refiere a tres líneas distintas de los sistemas de ordenador por primera vez en 1978 como un procesamiento de textos sistema, y el último (más ampliamente conocido) dos ambos publicados en 1989. Estos comprendían una gama de estaciones de trabajo informáticas basadas en la arquitectura MIPS y una gama de PC compatibles . Las estaciones de trabajo basadas en MIPS ejecutaban Ultrix , una versión de UNIX propiedad de DEC , y las primeras versiones de OSF / 1 .
DECstation 78
La primera línea de sistemas informáticos que recibió el nombre de DECstation fueron los sistemas de procesamiento de texto basados en el PDP-8 . Estos sistemas, integrados en un terminal VT52 , también se conocían como VT78 .
Estaciones de trabajo DECstation RISC
Historia
La segunda línea (y sin ninguna relación) de DECstations comenzó con la DECstation 3100, que fue lanzada el 11 de enero de 1989. La DECstation 3100 fue la primera máquina disponible comercialmente basada en RISC construida por DEC. [1]
Esta línea de DECstations fue el fruto de un proyecto de desarrollo avanzado de skunkworks llevado a cabo en las instalaciones de DEC en Palo Alto Hamilton Ave. Conocido como el proyecto PMAX , su objetivo era producir una familia de sistemas informáticos con la economía y el rendimiento para competir con Sun Microsystems y otras plataformas UNIX basadas en RISC del momento. La familia de sistemas, una creación de James Billmaier , Mario Pagliaro, Armando Stettner y Joseph DiNucci , también debía emplear una arquitectura verdaderamente basada en RISC en comparación con las arquitecturas más pesadas y muy CISC VAX o las arquitecturas PRISM todavía en desarrollo . En ese momento, DEC era conocido principalmente por sus sistemas CISC, incluidas las exitosas líneas PDP-11 y VAX .
Se consideraron varias arquitecturas de Intel , Motorola y otros, pero el grupo seleccionó rápidamente la línea de microprocesadores MIPS . Los (primeros) microprocesadores MIPS admitían los modos big y little-endian (configurados durante el reinicio del hardware). El modo Little-endian se eligió tanto para igualar el orden de bytes de los sistemas basados en VAX como para el creciente número de PC y ordenadores basados en Intel. [2]
En contraste con las arquitecturas VAX y DEC Alpha posteriores , la DECstation 3100 y la familia fueron diseñadas y construidas específicamente para ejecutar un sistema UNIX, Ultrix , y nunca se lanzó ninguna versión del sistema operativo VMS para las DECstations. Uno de los temas que se debatió al inicio del proyecto fue si DEC podría o no sostener, crecer y competir con una arquitectura que no inventó ni poseyó (gestionó). [3] Cuando los principales defensores dejaron la empresa más tarde, la línea de computadoras basadas en MIPS se cerró en favor de las computadoras basadas en Alpha, una arquitectura de propiedad e inventada por DEC, descendiente del trabajo de desarrollo PRISM.
La primera generación de sistemas DEC Alpha comercializados, la serie DEC 3000 AXP , era similar en algunos aspectos a las DECstations contemporáneas basadas en MIPS, que se vendieron junto con los sistemas Alpha a medida que la línea DECstation se fue eliminando gradualmente. Ambos utilizaron el bus de expansión TURBOchannel para video y tarjetas de red, además de ser vendidos con los mismos módulos de opción TURBOchannel, mouse, monitores y teclados.
Las estaciones DEC posteriores previstas para basarse en el R6000 basado en ECL se cancelaron el 14 de agosto de 1990 después de que la Tecnología Integrada Bipolar no entregara volúmenes suficientes del microprocesador, que era difícil de fabricar. Los rendimientos del R6000 se redujeron aún más ya que DEC requirió que el modo little-endian utilizado desde el principio continuara disponible. [4]
Las DECstations basadas en MIPS se utilizaron como el primer sistema de destino y plataforma de desarrollo para el micronúcleo Mach , así como el desarrollo inicial del sistema operativo Windows NT . Poco antes del lanzamiento de los sistemas DEC Alpha, se completó un puerto de OSF / 1 a la DECstation, pero no se lanzó comercialmente. Más recientemente, varios sistemas operativos libres como NetBSD y Linux / MIPS se han adaptado a las estaciones DEC basadas en MIPS, extendiendo su vida útil al proporcionar un sistema operativo moderno.
El proyecto GXemul emula varios de estos modelos de DECstation.
Modelos
La DECstation 3100 original basada en MIPS fue seguida por una 2100 con un costo reducido. Se afirmó que la DECstation 3100 era la estación de trabajo UNIX más rápida del mundo en ese momento. Cuando se presentó, era aproximadamente tres veces más rápido que el VAXstation 3100, que se presentó aproximadamente al mismo tiempo. Las configuraciones de servidor de los modelos DECstation, distribuidos sin un framebuffer o un acelerador de gráficos, basados tanto en Turbochannel como en Q-bus , se denominaron " DECsystem " pero no deben confundirse con algunas máquinas PDP-10 del mismo nombre.
Los primeros modelos de DECstation eran sistemas muy integrados con poca capacidad de expansión y ni siquiera poseían buses de expansión. Los sistemas DECstation 5000, presentados más tarde, mejoraron la falta de capacidades de expansión al proporcionar la interconexión de canales TURBO. Los sistemas DECstation 5000 también son compatibles con ARC (Computación RISC Avanzada) . Los últimos modelos de DECstation se centraron en una mayor integración de componentes mediante el uso de más ASIC personalizados para reducir la cantidad de componentes discretos. Esto comenzó con el DECstation 5000 Modelo 240, que reemplazó los componentes discretos con LSI ASIC y terminó con el último modelo, el DECstation 5000 Modelo 260, que usaba un solo VLSI ASIC para gran parte de la lógica de control.
Los sistemas DECstation 5000 empaquetados a veces tenían el sufijo de dos o tres letras. Estas letras se refieren a la opción de gráficos que tiene el sistema.
DECstation 3100 y DECstation 2100
Modelo y nombre en clave | Procesador | megahercio | Introducido | Retirado |
---|---|---|---|---|
3100 "PMAX" | Conjunto de chips R2000, R2010, R2020 [5] | 16,67 MHz (60 ns) [5] | 11 de enero de 1989 [6] | ? |
2100 "PMIN" | Conjunto de chips R2000, R2010, R2020 [5] | 12,50 MHz (80 ns) [7] | 11 de julio de 1989 | ? |
Procesador
Las DECstation 3100 y 2100 utilizan un procesador R2000 , un coprocesador de punto flotante R2010 y cuatro búferes de escritura R2020. El R2000 utiliza un caché externo de instrucciones mapeadas directamente de 64 KB [8] y un caché de datos de escritura directa mapeado directamente de 64 KB con un tamaño de línea de caché de cuatro bytes. [5] Cuatro R2020 implementan un búfer de escritura de cuatro etapas para mejorar el rendimiento al permitir que el R2000 escriba en su caché de datos de escritura directa sin detenerse.
El microprocesador R2000 puede configurarse para ejecutarse en modo big-endian o little-endian. En la familia DECstation, se tomó la decisión de ejecutar little-endian para mantener la compatibilidad tanto con la familia VAX como con la creciente población de PC basadas en Intel.
Memoria
El sistema de memoria del DECstation 3100 y 2100 contiene tanto la memoria del sistema basada en DRAM como los framebuffers basados en VRAM . La cantidad de memoria del sistema admitida es de 4 a 24 MB, organizada en seis bancos de memoria física. Estos sistemas tienen 12 ranuras SIMM que usan SIMM de 2 MB, y cada SIMM contiene 1,048,576 palabras × DRAM de 18 bits. Los SIMM se instalan en pares (en incrementos de 4 MB) y el sistema de memoria está protegido por paridad de bytes. El framebuffer monocromático se implementa con un SIMM VFB01 de 256 KB y el framebuffer en color, un SIMM VBF02 de 1 MB. Si uno de estos SIMM de framebuffer no está presente, no se puede utilizar el framebuffer. Las ranuras SIMM se clasificaron para 25 ciclos de extracción e inserción, siendo cinco el límite recomendado.
Gráficos
La capacidad de gráficos fue proporcionada por dos módulos de búfer de cuadros, el búfer de cuadros monocromo y el de color. El búfer de cuadros monocromáticos admite color de 1 bit y una resolución de 1024 × 864 píxeles, mientras que el búfer de cuadros de color admite colores de 8 bits y la misma resolución que el búfer de cuadros monocromáticos. Ambos búferes de fotogramas utilizan el Brooktree Bt478 RAMDAC con tres mapas de color de 8 bits y 256 entradas. El cursor de hardware es generado por DC503 PCC (Chip de cursor programable), que puede proporcionar un cursor de color de 2 bits y 16 × 16 píxeles. El búfer de cuadros de color tiene una máscara de escritura de 8 bits, que se utiliza para seleccionar qué píxeles se actualizarán. Ninguno de los búferes de fotogramas utiliza toda la memoria proporcionada por el módulo de búfer de fotogramas, la VRAM del búfer de fotogramas en color está organizada como 2048 × 1024 píxeles y el búfer de fotogramas monocromo, 1024 × 1024, pero solo los píxeles más a la izquierda se muestran en el búfer de fotogramas en color y los píxeles superiores en el búfer de fotogramas monocromáticos. Las áreas no utilizadas de la VRAM pueden usarse para almacenar estructuras gráficas como fuentes. Los búferes de tramas no están protegidos por paridad, a diferencia del resto de la memoria del sistema. Se utiliza un conector macho DB15 para video. El conector utiliza señales compatibles con RS343A / RS170.
Ethernet y SCSI
Estas DECstations tienen Ethernet de 10 Mbit / s integrada proporcionada por un AMD 7990 LANCE (controlador de red de área local para Ethernet) y un AMD 7992 SIA (adaptador de interfaz serie), que implementa la interfaz, un conector BNC ThinWire Ethernet. Se proporciona un búfer de red de 32 768 palabras × 16 bits (64 KB) construido a partir de SRAM para mejorar el rendimiento. Una ROM de dirección de estación Ethernet (ESAR) de 32 palabras por 8 bits proporciona la dirección MAC . Está montado en un enchufe DIP y es extraíble.
La interfaz SCSI de un solo extremo de 5 MB / s es proporcionada por una matriz de puertas DC7061 SII con un búfer SCSI de 64 K por 16 bits (128 KB) que se utiliza para mejorar el rendimiento. La interfaz SCSI se conecta a las bahías de unidades de 3,5 internas y un puerto externo (conector macho HONDA68) para conectarse a las cajas de expansión de unidades.
Otro
Estos sistemas tienen cuatro líneas seriales asíncronas proporcionadas por una matriz de puertas DC7085. De las cuatro líneas seriales, solo la tercera línea tiene las señales de control de módem necesarias para admitir un módem. Se proporciona un conector MMJ de 4 pines para la línea del teclado, un conector DIN de 7 pines para la línea del mouse y dos conectores MMJ de 6 pines para las líneas de impresora y módem. El reloj de tiempo real es un Motorola MC146818, que también tiene 50 bytes de RAM para almacenar información de configuración de la consola, y los 256 KB de ROM para almacenar la correa de arranque y el software de autoprueba se proporcionan mediante dos ROM de 128 KB en zócalos DIP.
Recinto
El gabinete usado por DECstation 3100 y 2100 es idéntico al gabinete usado por VAXstation 3100 ya que estos sistemas usan un módulo de sistema mecánicamente idéntico. El gabinete puede acomodar dos unidades de 3.5 pulgadas, que están montadas en bandejas sobre el módulo del sistema. El módulo del sistema está ubicado a la izquierda del gabinete y la fuente de alimentación, que ocupa una cuarta parte del espacio dentro del gabinete, se encuentra a la izquierda.
DECstation personal serie 5000
La serie Personal DECstation 5000 son estaciones de trabajo de nivel de entrada, con el nombre de código "MAXine". La DECstation personal utiliza una caja de escritorio de bajo perfil, que contiene una fuente de alimentación a la izquierda y dos soportes para dos unidades fijas, o una unidad fija y una unidad de disquete, en la parte delantera. La lógica del sistema estaba contenida en dos placas de circuito impreso , el módulo del sistema base, que contenía la mayor parte de la lógica, y el módulo de la CPU, que contenía el procesador.
Modelo | Procesador | megahercio | Introducido | Interrumpido |
---|---|---|---|---|
Modelo 20 | Conjunto de chips R3000A, R3010 | 20 [9] | 28 de de enero de de 1994 | |
Modelo 25 | Conjunto de chips R3000A, R3010 | 25 [9] | 28 de de enero de de 1994 | |
Modelo 33 | Conjunto de chips R3000A, R3010 | 33 [9] | 22 de junio de 1992 | 28 de de enero de de 1994 |
Modelo 50 | R4000 | 100 [9] | 28 de de enero de de 1994 |
Módulo de CPU
Había tres modelos del módulo de la CPU, que contiene el subsistema de la CPU. El primer modelo contiene un conjunto de chips que consta de una CPU R3000A de 20, 25 o 33 MHz y una FPU R3010 acompañada de una caché de instrucciones de 64 KB y una caché de datos de 64 KB. Ambas cachés están mapeadas directamente y tienen una línea de caché de 4 bytes. La caché de datos es de escritura. Todos los componentes del módulo de la CPU funcionan a la misma frecuencia de reloj que el R300A.
También está presente un CPUCTL ASIC, cuyo propósito es proporcionar interfaz y almacenamiento en búfer entre el módulo de CPU más rápido y el módulo de sistema de 12,5 MHz más lento. El CPUCTL ASIC también implementa un canal TURBO de 12,5 MHz que sirve como interconexión del sistema. [10]
El segundo modelo es una versión revisada del primer módulo con un R3000A y R3010 de 20 o 25 MHz que usaba empaques de plástico, mientras que el modelo anterior usaba empaques de cerámica. El tercer modelo contiene un microprocesador R4000 con instrucciones internas y cachés de datos complementados por una caché secundaria de 1 MB.
Memoria
Estos sistemas tienen 8 MB de memoria integrada y cuatro ranuras SIMM que se pueden usar para ampliar la cantidad de memoria en 32 MB, para un total de 40 MB de memoria. Estas ranuras SIMM aceptan SIMM de 2 y 8 MB en pares. Todos los SIMM del sistema deben ser del mismo tamaño. El bus de memoria tiene 40 bits de ancho, con 32 bits usados para datos y cuatro bits usados para paridad de bytes. El ASIC de control de memoria controla la memoria y se comunica con el subsistema de la CPU a través del bus de canal TURBO.
Expansión
La expansión es proporcionada por dos ranuras de canal TURBO, cada una con 64 MB de espacio de direcciones físicas.
Gráficos
La DECstation personal cuenta con un búfer de cuadros de color de 8 bits integrado capaz de una resolución de 1024 × 768 a una frecuencia de actualización de 72 Hz. El búfer de tramas consta de 1 MB de VRAM organizado como 262144 palabras de 32 bits, y cada palabra de 32 bits contiene cuatro píxeles de 8 bits. El búfer de tramas utiliza un INMOS IMS G332 RAMDAC con una tabla de búsqueda de color de 24 bits de 256 entradas, que selecciona 256 colores para su visualización de una paleta de 16.777.216. [10] El frame buffer se trata como parte del subsistema de memoria.
Subsistema de E / S
El subsistema de E / S proporciona al sistema un bus SCSI de un solo extremo de 8 bits, Ethernet de 10 Mbit / s, línea en serie, el bus de escritorio en serie y audio analógico. SCSI es proporcionado por un NCR 53C94 ASC (Controlador SCSI avanzado). Ethernet es proporcionada por un AMD Am7990 LANCE (controlador de red de área local para Ethernet) y un AMD Am7992 SIA (adaptador de interfaz serie) que implementa la interfaz AUI . Un único puerto en serie capaz de 50 a 19.200 baudios con capacidad de control total del módem es proporcionado por un Zilog Z85C30 SCC (controlador de comunicaciones en serie). El audio analógico y el soporte ISDN son proporcionados por un AMD 79C30A DSC (Controlador de suscriptor digital). Estos dispositivos están conectados a IOCTL ASIC a través de dos buses de 8 bits o un bus de 16 bits. El ASIC interconecta el subsistema con la interconexión del canal TURBO.
DECstation 5000 Modelo Serie 100
Modelo | Procesador | megahercio | Introducido | Interrumpido |
---|---|---|---|---|
Modelo 120 | Conjunto de chips R3000A, R3010 | 20 [11] | ? | ? |
Modelo 125 | Conjunto de chips R3000A, R3010 | 25 [11] | ? | ? |
Modelo 133 | Conjunto de chips R3000A, R3010 | 33 [11] | ? | ? |
Modelo 150 | R4000 | 100 | ? | ? |
La serie DECstation 5000 Modelo 100, cuyo nombre en código es "3MIN", son estaciones de trabajo de rango medio. Los primeros modelos usaban un conjunto de chips que constaba de una CPU R3000A y una CPU R3010 en una tarjeta secundaria de 3 por 5 pulgadas que se conectaba a un conector en el módulo del sistema. El modelo 150 reemplaza el R3000A y el R3010 con un solo R4000 con una FPU integrada. Los modelos 120 y 125 tienen dos cachés externos, un caché de instrucciones de 64 KB y un caché de datos de 64 KB. El modelo 133 tiene un caché de instrucciones de 128 KB.
Estos sistemas admiten de 16 a 128 MB de memoria a través de 16 ranuras SIMM que aceptan SIMM de 2 u 8 MB. Solo se puede usar un tipo de SIMM, no se pueden mezclar SIMM de 2 y 8 MB en el mismo sistema. El SIMM de 2 MB es idéntico al SIMM utilizado en las DECstation 2100 y 3100, lo que permite actualizaciones de estos sistemas más antiguos a la Serie Modelo 100 para reutilizar la memoria antigua.
Se proporcionan tres ranuras de opción de canal TURBO. El modelo de la serie 100 presenta el controlador de E / S ASIC (más tarde conocido como IOCTL ASIC), que interconecta los dos buses de E / S de 8 bits con el canal TURBO de 12,5 MHz.
DECstation 5000 Modelo 200 Serie
La serie DECstation 200 son estaciones de trabajo de alta gama. Las configuraciones de servidor de DECstation 500 Modelo 200, 240 y 260 se conocían como DECsystem 5000 Modelo 200, 240 y 260 respectivamente. Estos sistemas solo contienen un módulo de CPU, un módulo de sistema y una fuente de alimentación ubicados en el lado izquierdo del gabinete. No tienen capacidad de almacenamiento interno. Las unidades estaban diseñadas para instalarse en gabinetes externos de una o varias unidades. Estos gabinetes se conectaron al sistema a través de un conector SCSI ubicado en la parte posterior del sistema. Alternativamente, el almacenamiento debía ser proporcionado por un servidor de archivos al que se accede a través de una red.
Modelo y nombre en clave | Procesador | megahercio | Introducido | Interrumpido |
---|---|---|---|---|
Modelo 200 "3MAX" | Conjunto de chips R3000 , R3010 | 25 | 3 de abril de 1990 | ? |
Modelo 240 "3MAX +" | R3400 [12] | 40 | ? | No antes de septiembre de 1994 |
Modelo 260 "3MAX +" | R4400 [13] | 120 | ? | ? |
Subsistema de CPU
Cada miembro de la Serie Modelo 200 tenía un subsistema de CPU único. El subsistema de CPU del Modelo 200 está ubicado en el módulo del sistema KN02 y contiene un chipset compuesto por la CPU R3000 , R3010 FPU y R3220 MB (búfer de memoria / escritura de seis etapas). También forma parte del subsistema la caché de instrucciones externa de 64 KB y la caché de datos de escritura continua de 64 KB del procesador. Por el contrario, el subsistema de la CPU del Modelo 240 está ubicado en una tarjeta secundaria, el módulo de la CPU, y no usa un conjunto de chips de procesador, sino que cuenta con un solo R3400 de 40 MHz. El R3400 integra la CPU R3000A y la FPU R3010 en un solo troquel y paquete. El caché de instrucciones externo de 64 KB y el caché de datos de 64 KB del procesador están conectados al R3400 mediante un bus de 40 MHz que también sirve como ruta de datos al MB ASIC. El subsistema de la CPU del Modelo 260 también se encuentra en una tarjeta secundaria del módulo de la CPU, pero cuenta con un R4000 de 120 MHz (60 MHz externo) con instrucciones internas y cachés de datos y una caché secundaria externa. El subsistema de CPU del modelo 260 es único en la serie 200 ya que contiene el firmware de la ROM de arranque , a diferencia de los otros miembros, que tienen su ROM de arranque ubicada en el módulo del sistema. Esta diferencia se debe a que el R4000 requiere un firmware diferente que no se pudo reemplazar al actualizar un Modelo 240 a un Modelo 260.
Subsistema de memoria
El modelo de la serie 200 tiene 15 ranuras SIMM ubicadas en el módulo del sistema que pueden contener de 8 a 480 MB de memoria. [12] [13] Se utilizan módulos de matriz de memoria (SIMM) patentados de 128 pines con capacidades de 8 MB (39 chips DRAM de 1 Mbit) o 32 MB (39 chips DRAM de 4 Mbit). Todos los SIMM instalados en un sistema deben ser del mismo tamaño. Si se utilizan SIMM de 8 MB, el sistema puede contener de 8 a 120 MB de memoria. Si se utilizan SIMM de 32 MB, el sistema puede contener de 32 a 480 MB de memoria. El subsistema de memoria opera a 25 MHz y tiene 32 bits de ancho para coincidir con la longitud de palabra nativa del R3000. El subsistema de memoria está protegido por un esquema ECC con siete bits de verificación por cada transacción de 32 bits.
Los SIMM se intercalan de dos vías utilizando el método de orden inferior, donde las direcciones de memoria pares e impares se tratan como bancos de memoria separados. La intercalación del subsistema de memoria duplica el ancho de banda de un subsistema de memoria no intercalada que utiliza las mismas DRAM, lo que permite que el modelo 200 Series logre un ancho de banda máximo efectivo de 100 MB / s.
Se puede instalar un módulo NVRAM de 1 MB opcional que proporciona una memoria caché de disco para mejorar el rendimiento en una de las ranuras SIMM (ranura 14, la ranura SIMM más cercana al borde frontal del módulo del sistema). El módulo utiliza una batería para evitar la pérdida de datos en caso de corte de energía. El módulo es útil solo cuando se instala software opcional. [13]
El modelo 200 utiliza componentes discretos para implementar la lógica del subsistema de memoria. En el modelo 240, estos componentes discretos se reemplazan por tres ASIC, el MB ASIC, el MT ASIC y el MS ASIC. El ASIC MB (búfer de memoria) sirve como interfaz entre el dominio del módulo de CPU de 40 MHz y el dominio del módulo del sistema de 25 MHz. Está conectado al MT ASIC, que sirve como controlador de memoria. El MT ASIC proporciona control y actualización de memoria, maneja transacciones y DMA de memoria, y verificación de ECC. El ASIC MS (Memory Strobe) proporciona 15 conjuntos de líneas de control de memoria y enruta las señales de control de memoria desde el MT ASIC al SIMM de destino. El MS ASIC reemplaza 16 componentes discretos usados en el Modelo 200 y también genera la señal de reloj del sistema de 25 MHz, reemplazando otros tres componentes discretos usados en el Modelo 200.
Expansión
El modelo de la serie 200 utiliza la interconexión de canal TURBO para la expansión y todos los modelos tienen tres ranuras de opción de canal TURBO. El modelo 200 proporciona 4 MB de espacio de direcciones físicas para cada opción de canal TURBO, [13] mientras que el modelo 240 y 260 proporciona 8 MB. [12] El canal TURBO de los modelos 240 y 260 tiene una frecuencia de 25 MHz. En los modelos 240 y 260, el MT ASIC implementa el canal TURBO y sirve como controlador.
Subsistema de E / S
El subsistema de E / S del modelo 200 es significativamente diferente del subsistema de E / S del modelo 240 y 260. En el modelo 200, las capacidades de Ethernet y SCSI son proporcionadas por dos módulos de opción de canal TURBO integrados, PMAD-AA para Ethernet y PMAZ-AA para SCSI. El PMAD-AA utiliza una LANCE AMD 7990 (controlador de red de área local para Ethernet), que proporciona Ethernet 10BASE-T. La interfaz se implementa mediante un AMD 7992 SIA ( Adaptador de interfaz en serie ) y un conector BNC ThinWire. El bus SCSI de un solo extremo de 8 bits lo proporciona un NCR 53C94 ASC (controlador SCSI avanzado). Ambos módulos de opción integrados tienen 128 KB de SRAM, cada uno de los cuales sirve como búfer para mejorar el rendimiento. También se proporcionan cuatro líneas seriales para el teclado, el mouse, el puerto de comunicaciones y la impresora. Estas líneas están implementadas por dos DC7085. También se incluye un reloj en tiempo real Dallas Semiconductor DS1287 con 50 bytes de NVRAM, así como una correa de arranque del sistema de 256 KB y una ROM de diagnóstico en un zócalo.
En contraste, el subsistema de E / S de los modelos 240 y 260 se basa en un controlador ASIC de E / S que sirve como puente entre el canal TURBO y los dos buses de E / S que implementa. Los dispositivos de E / S como los dos SCC (controlador de comunicaciones en serie) Zilog Z85C30, un ASC NCR 53C94, un LANCE AMD 7990, el reloj en tiempo real Dallas Semiconductor DS1287 y la ROM del sistema están conectados a los buses de E / S. El ASIC del controlador de E / S no fue introducido por el Modelo 240, se presentó por primera vez en la serie Modelo 100, pero el ASIC utilizado en el Modelo 240 se diferencia por tener una frecuencia de reloj dos veces más alta, a 25 MHz en lugar de 12,5 MHz. El subsistema de E / S del Modelo 240 se usaría más tarde en el DEC 3000 AXP en una forma modificada. [14]
Gráficos
Los sistemas DECstation con ranuras TURBOchannel podrían utilizar framebuffers basados en TURBOchannel, aceleradores de gráficos 2D y aceleradores de gráficos 3D.
Framebuffers
- CX "Módulo Gráfico Color Frame-Buffer" , modelo PMAG-BA. [15] Era capaz de color de 8 bits a una resolución de 1024 × 864.
- HX "Módulo de gráficos Smart Frame-Buffer" , modelos PMAGB-BA / BC / BE. [15] El HX es un framebuffer con un ASIC personalizado con capacidades de aceleración 2D limitadas pero muy rápidas. [dieciséis]
- MX " Módulo de gráficos Frame-Buffer monocromo " , modelo PMAG-AA. [15] El MX es capaz de color de 1 bit a una resolución de 1280 × 1024 con una frecuencia de actualización de 72 Hz.
- TX " Módulo de gráficos de búfer de cuadros de color verdadero " , modelos PMAG-JA, PMAGB-JA. [15] Ambos modelos eran capaces de color de 24 bits a una resolución de 1280 × 1024. Los dos modelos difieren solo en la frecuencia de actualización, el PMAG-JA tenía una frecuencia de actualización de 66 Hz y el PMAGB-JA, 72 Hz.
Aceleradores de gráficos 2D
- PX "Acelerador de gráficos 2D" . El PX se basó en la arquitectura PixelStamp, pero sin el motor de geometría , lo que significa que solo podía acelerar gráficos 2D. Fue reemplazado por el HX en algún momento en la mayoría de las aplicaciones.
Aceleradores de gráficos 3D
Estas opciones fueron:
- El PXG , también conocido como "Lo 3D Graphics Accelerator" o el "Mid 3D Graphics Accelerator" según la configuración [15]
- El PXG + , también conocido como "Acelerador de gráficos Lo 3D Plus" o "Acelerador de gráficos Mid 3D Plus" según la configuración [15]
- El PXG Turbo , también conocido como "Hi 3D Graphics Accelerator" [15]
- El PXG Turbo + , también conocido como "Acelerador de gráficos Hi 3D Plus" [15]
Todas las variantes de PXG son capaces de colores de 8 o 24 bits, una resolución de 1280 × 1024 y una frecuencia de actualización de 66 o 72 Hz. El PXG también tiene un búfer Z de 8 o 24 bits y tiene doble búfer . La profundidad de color y la profundidad del búfer Z se pueden ampliar instalando módulos VSIMM o búfer Z adicionales en el módulo. Las variantes PXG Turbo son capaces de color de 24 bits, una resolución de 1280 × 1024 y una frecuencia de actualización de 66 o 72 Hz. Se diferencian por tener un búfer de 24 bits para almacenar mapas de píxeles fuera de la pantalla, además del búfer Z de 24 bits y el búfer doble.
Estos aceleradores de gráficos 3D implementaron la arquitectura PixelStamp patentada de Digital, que se deriva de dos proyectos de investigación, Pixel Planes de la Universidad de Carolina del Norte y The 8 by 8 Display de la Universidad Carnegie-Mellon . [17]
La arquitectura PixelStamp es una tubería de geometría que consta de un motor DMA, un motor de geometría y un PixelStamp. El motor DMA interconecta la tubería con el sistema a través del canal TURBO, recibiendo paquetes de la CPU y enviándolos al motor de geometría. El motor de geometría consta de una cantidad de SRAM y un Intel i860. Los paquetes del motor DMA se almacenan en la SRAM, donde son procesados por el i860, que escribe los resultados en un FIFO.
PixelStamp consta de un ASIC STIC (Chip de interfaz STamp) y uno o dos ASIC STAMP. El STIC obtiene los resultados en el FIFO y los transmite al (los) STAMP ASIC, que realiza la conversión de escaneo y otras funciones gráficas. Una vez que los ASIC de STAMP han procesado los datos, el resultado final, que consta de datos RGB, se escribe en el framebuffer construido a partir de VSIMM (un SIMM con VRAM) que se encuentran en el módulo de opción del acelerador de gráficos que se mostrará.
Estos aceleradores de gráficos se pueden agrupar en dos categorías distintas, las opciones de doble ancho y las opciones de triple ancho. El PXG y PXG + son módulos de opción de canal TURBO de doble ancho y el PXG Turbo y PXG Turbo + son módulos de opción de canal TURBO de triple ancho. Los modelos con el sufijo "+" son modelos de mayor rendimiento que el modelo base, con un i860 de 44 MHz en lugar de un i860 de 40 MHz y los ASIC STIC y STAMP que operan a frecuencias de reloj un 33% más altas. Los modelos con el sufijo "Turbo" se diferencian por tener 256 KB de SRAM y dos ASIC de STAMP en lugar de 128 KB de SRAM y un ASIC de STAMP. Los modelos conocidos como "Acelerador de gráficos Lo 3D" o "Acelerador de gráficos Lo 3D Plus" se pueden actualizar a un "Acelerador de gráficos Mid 3D" o un "Acelerador de gráficos Mid 3D Plus" instalando más módulos VSIMM y Z-buffer.
Multimedia
Dependiendo del modelo de DECstation, algunos sistemas eran capaces de realizar videoconferencias , salida de audio y entrada de video de alta calidad. Estos se lograron mediante el uso de módulos opcionales TURBOchannel y periféricos externos. Entrada de vídeo se logró mediante el uso de la DECvideo (también conocido como el PIP (Picture-in-Picture) en vivo-video-en ) opción, una placa hija que se conecta a la TX uso de este dispositivo para proporcionar NTSC , PAL y SECAM entrada. Cuando esta opción se usó junto con una cámara de video, un micrófono y el software requerido, la DECstation se puede usar para videoconferencias.
Las capacidades de audio fueron proporcionadas por el módulo de opción DECaudio TURBOchannel, que contenía dos dispositivos AMD 79C30A DSC (Digital Subscriber Controller) y un Motorola 56001 DSP . Los dos DSC AMD 79C30A se utilizaron para entrada y salida de audio con calidad de voz, mientras que el Motorola 56001 se utilizó para audio de alta calidad. Inicialmente, el DSP no se usó debido a que el firmware estaba incompleto, aunque la capacidad se proporcionó más tarde en una actualización. [ cita requerida ]
PC de DECstation
De manera confusa, simultáneamente con el lanzamiento de la línea de estaciones de trabajo DECstation, Digital también anunció una gama de PC con la marca DECstation compatibles con procesadores Intel x86 que ejecutaban MS-DOS . Estos fueron identificados por números de modelo de tres dígitos; las series DECstation 2xx , 3xx y 4xx usando los procesadores Intel 80286 , 80386 y 80486 respectivamente. Estas computadoras no fueron construidas por Digital, sino por Tandy Corporation en los Estados Unidos y Olivetti en Europa. En el momento de la presentación, Digital ofrecía un programa de intercambio para los propietarios de su anterior computadora x86, pero incompatible con PC, la Rainbow 100 .
Los sistemas basados en el 80286 son:
- DECstation 210
- DECstation 220
- DECstation 212
- DECstation 212LP
Los sistemas basados en el 80386 son:
- DECstation 316
- DECstation 316+
- DECstation 316sx
- DECstation 320
- DECstation 320+
- DECstation 320sx
- DECstation 325c
- DECstation 333c
Los sistemas basados en el 80486 son:
- DECstation 420sx
- DECstation 425c
- DECstation 433T
- DECstation 433W
- DECstation 450dx2
Referencias
- ^ Thomas C. Furlong et al., "Desarrollo de la DECstation 3100". Digital Technical Journal , volumen 2, número 2, primavera de 1990. Digital Equipment Corporation
- ^ Computergrama.
- ^ Armando Stettner
- ^ "DEC cancela la estación de trabajo ULTRIX utilizando ECL R6000". Computer Business Review , 15 de agosto de 1990.
- ^ a b c d Ingeniería de sistemas de estaciones de trabajo: " Especificación funcional de la estación de trabajo de escritorio DECstation 3100 ", revisión 1.3, 28 de agosto de 1990, Digital Equipment Corporation
- ^ John Markoff: " NOTICIAS DE LA COMPAÑÍA; 8 computadoras de escritorio introducidas por Digital ", New York Times
- ^ Resumen de rendimiento de la familia RISC, 2 de abril de 1990, Digital Equipment Corporation
- ^ Cuando se utiliza en el contexto de la memoria de semiconductores, 1 KB se refiere a 2 10 (1,024) bytes y 1 MB se refiere a 2 20 (1,048,576) bytes
- ^ a b c d Guía de mantenimiento de la serie Personal DECstation / DECsystem 5000, tercera impresión, abril de 1993, EK-PM30F-MG-004, Digital Equipment Corporation [ enlace muerto permanente ]
- ^ a b Comercialización del producto base de Worksystems: "Descripción técnica de la serie Personal DECstation", versión 1.0, diciembre de 1991, Digital Equipment Corporation
- ^ a b c Estaciones de trabajo de la serie DECstation 5000/100, Digital Equipment Corporation
- ^ a b c Comercialización del producto base de Worksystems: " Descripción técnica de la estación de trabajo DECstation 5000 modelo 240 ", versión 1.0, diciembre de 1991, Digital Equipment Corporation
- ^ a b c d Guía de mantenimiento de la serie DECstation / DECsystem 5000 modelo 200, segunda impresión, abril de 1993, EK-PM38C-MG-002, Digital Equipment Corporation
- ^ Todd A. Dutton et al., "El diseño de los sistemas DEC 3000 AXP, dos estaciones de trabajo de alto rendimiento", Revista técnica digital, volumen 4, número 4, número especial 1992.
- ^ a b c d e f g h Guía de mantenimiento del canal TURBO, octubre de 1991, EK-TRBOC-MG-005, Digital Equipment Corporation [ enlace muerto permanente ]
- ^ Joel McCormack y Bob McNamara. Informe de investigación de WRL 93/1, Un búfer de marco inteligente . Laboratorio de investigación occidental, Digital Equipment Corporation.
- ^ Brian Kelleher. Arquitectura PixelVision . Ingeniería de sistemas de estaciones de trabajo, Digital Equipment Corporation.
enlaces externos
- NetBSD para la DECstation
- Página de la estación DEC de Linux / MIPS
- Página web de DECstation 2100 / DECstation 3100
- Especificaciones del modelo DECstation