DIC 3000 AXP

Este artículo incluye una lista de referencias , lecturas relacionadas o enlaces externos , pero sus fuentes siguen sin estar claras porque carece de citas en línea . Ayude a mejorar este artículo introduciendo citas más precisas. ( Septiembre de 2016 ) ( Obtenga información sobre cómo y cuándo eliminar este mensaje de plantilla )

Servidor DEC 3000 Modelo 700

DEC 3000 AXP fue el nombre que se le dio a una serie de estaciones de trabajo y servidores informáticos , producidos desde 1992 hasta aproximadamente 1995 por Digital Equipment Corporation . La serie DEC 3000 AXP formó parte de la primera generación de sistemas informáticos basados ​​en la arquitectura Alpha AXP de 64 bits . Los sistemas operativos compatibles con la serie DEC 3000 AXP fueron DEC OSF / 1 AXP (más tarde renombrado Digital UNIX ) y OpenVMS AXP (más tarde renombrado OpenVMS ).

Todos los modelos DEC 3000 AXP utilizaron el procesador DECchip 21064 (EV4) o DECchip 21064A (EV45) y heredaron varias características de los modelos anteriores de DECstation basados ​​en la arquitectura MIPS , como el bus de canal TURBO y el subsistema de E / S.

La serie DEC 3000 AXP fue reemplazada a fines de 1994, con los modelos de estación de trabajo reemplazados por la línea AlphaStation y los modelos de servidor reemplazados por la línea AlphaServer .

Modelos

Había tres familias de modelos DEC 3000, con nombre en código Pelican , Sandpiper y Flamingo . Dentro de Digital, esto llevó a que a la serie DEC 3000 se la llamara cariñosamente "las aves marinas".

Modelo	Nombre clave	UPC	CPU MHz	B-caché (L2)	Chasis	Introducido	Retirado
Modelo 300	Pelícano	EV4	150	256 KB	Escritorio	1993-04-20 [ cita requerida ]	?
Modelo 300L	Pelica	EV4	100	256 KB	Escritorio	1993-04-20 [ cita requerida ]	1994-03-25
Modelo 300X	Pelícano +	EV4	175	256 KB	Escritorio	1994-02-08	1995-10-02
Modelo 300LX	Pelica +	EV4	125	256 KB	Escritorio	1994-02-08	1995-06-23
Modelo 400	Lavandera	EV4	133	512 KB	Escritorio	1992-11-10 [ cita requerida ]	?
Modelo 500	Flamenco	EV4	150	512 KB	Pedestal	1992-11-10 [ cita requerida ]	?
Modelo 500X	Rosa caliente	EV4	200	512 KB	Pedestal	1993-04-20 [ cita requerida ]	?
Modelo 600	Lavandera +	EV4	175	2 MB	Escritorio	1993-10-13	1995-10-02
Modelo 700	Sandpiper45	EV45	225	2 MB	Escritorio	1994-07-21 [ cita requerida ]	1995-10-02
Modelo 800	Flamingo II	EV4	200	2 MB	Pedestal	1993-10-13	1994-02-12
Modelo 900	Flamenco 45	EV45	275	2 MB	Pedestal	1994-07-21 [ cita requerida ]	1995-10-02

Nota: Las configuraciones de servidor de los sistemas Modelo 400/500/600/700/800/900 tenían el sufijo "S".

Descripción

La lógica en los sistemas basados ​​en Flamingo y Sandpiper está contenida en dos módulos ( placas de circuito impreso ), el módulo de CPU y el módulo de E / S, siendo el módulo de CPU la placa más grande. Los dos módulos se conectan mediante un conector de 210 pines. La lógica en los sistemas basados ​​en Pelican está contenida en el módulo de la CPU y el módulo del sistema. El módulo de la CPU es una placa secundaria que se conecta al módulo del sistema y contiene la CPU y la caché B (caché L2).

La arquitectura de los sistemas basados ​​en Flamingo y Sandpiper se basa en un conmutador de barra transversal implementado por un ASIC ADDR (dirección), cuatro ASIC SLICE (segmento de datos) y un ASIC TC (TURBOchannel). Estos ASIC conectan los diferentes buses de ancho diferentes usados ​​en el sistema, permitiendo que los datos sean transferidos a los diferentes subsistemas. Se utilizaron PAL para implementar la lógica de control. Los controladores de caché, memoria y TURBOcanal, así como otra lógica de control, están completamente implementados por PAL. Los sistemas basados ​​en Pelican tienen una arquitectura completamente diferente de los otros sistemas, similar a la de las estaciones DEC personales de último modelo en las que se basan, con una arquitectura de estación de trabajo tradicional con buses y búferes.

Memoria

Sandpiper y Flamingo utilizaron SIMM patentados de modo de página rápida de 100 pines y 40 bits (32 bits más ECC de 8 bits) con capacidades de 2 MB, 4 MB, 8 MB, 16 MB o 32 MB. ^[1] Estos fueron intercalados de ocho vías, proporcionando un bus de 256 bits de ancho a la memoria. El Sandpiper tenía dos de estos ocho bancos SIMM, para hasta 512 MB de RAM total del sistema, mientras que el Flamingo tenía cuatro bancos y admitía hasta 1 GB. En comparación, el Pelican era una arquitectura económica que utilizaba ocho SIMM estándar de modo de página rápida de 72 pines que estaban protegidos con paridad de palabra larga en lugar de ECC, con capacidades de 8 MB o 32 MB, para un total de hasta 256 MB de RAM. Estos fueron intercalados de dos vías, para un bus de 64 bits de ancho a la memoria.

Ranuras de expansión

La serie DEC 3000 AXP utiliza el bus de canal TURBO de 32 bits que funciona a varias velocidades, 12,5 MHz en los modelos 300, 22,5 MHz en los modelos 400 y 25 MHz en los modelos 500 a 900. El bus de canal TURBO lo proporciona un ASIC , que conecta a los ASIC de la ruta de datos de SLICE. El número de ranuras de expansión también varió, los modelos 300 tenían dos ranuras, excepto el 300L, que no tenía ninguno. Los modelos 400, 600 y 700 tenían tres ranuras, el modelo 500X presentaba cinco, mientras que los modelos 500, 800 y 900 presentaban seis.

Gráficos

El modelo de la serie 300 y el modelo 500, 500S y 500X cuentan con gráficos integrados proporcionados por el subsistema CXTurbo, que reside en el módulo del sistema. Este subsistema es esencialmente un módulo de opción de canal HX TURBO integrado. El subsistema cuenta con un SFB ( búfer de trama inteligente ) ASIC, un Brooktree Bt459 RAMDAC , 2 MB de VRAM y en el modelo 500, 500S y 500X, una memoria flash ROM de 256 KB que contiene parte del firmware del sistema. El subsistema CXTurbo puede alcanzar resoluciones de 1280 × 1024 a 72 Hz en los modelos 300, 300X y 300LX, 1024 × 768 a 72 Hz en el Modelo 300L y 1280 × 1024 a 66 Hz o 72 Hz en el Modelo 500, 500S y 500X .

Debido a la similitud del DEC 3000 AXP con la línea de estaciones de trabajo RISC anterior de Digital, la DECstation , las mismas opciones de gráficos de TURBOchannel , que consistían en framebuffers, gráficos acelerados 2D y 3D, se llevaron al DEC 3000 AXP. Al igual que la DECstation, se pueden instalar hasta tres (el número real puede ser menor, dependiendo del número de ranuras de opciones de TURBOchannel de las características del sistema) framebuffers del mismo modelo en un solo sistema para admitir configuraciones multipantalla .

A pesar de utilizar las mismas opciones de gráficos que la DECstation en la introducción, las opciones posteriores para el DEC 3000 AXP se diseñaron exclusivamente para la plataforma. Estas opciones fueron las series ZLX-E1 / E2 / E3, ZLX-L1 / L2 y ZLX-M1 / M2 de Digital de gráficos acelerados 2D / 3D basados ​​en la arquitectura PixelVision y el subsistema de gráficos acelerados 3D de alta gama de Kubota , Denali . El Denali es un gabinete externo que contiene hasta seis motores de geometría y múltiples módulos de memoria. Era capaz de gráficos 3D avanzados (por el momento), como la representación de volumen interactiva . Se conecta al DEC 3000 AXP mediante un cable y un módulo de interfaz TURBOchannel.

Subsistema de E / S

El subsistema de E / S proporciona al DEC 3000 AXP con Ethernet , ISDN y capacidad de audio, cuatro líneas seriales y un reloj en tiempo real. El subsistema de E / S está interconectado con el canal TURBO mediante el IOCTL ASIC, que también implementa dos buses de 8 bits, conocidos como IOBUS HI e IOBUS LO, a los que se conectan los dispositivos de E / S. Estos dos buses de 8 bits se pueden combinar para servir como un bus de 16 bits para proporcionar un dispositivo de E / S con más ancho de banda. Ethernet es proporcionada por una LANCE AMD Am7990(Controlador de red de área local para Ethernet), un AMD Am7992 SIA (Adaptador de interfaz serie) que implementa la interfaz Ethernet 10BASE-T o AUI, y una ESAR (ROM de dirección de estación Ethernet) que almacena la dirección MAC. El Am7990 es el único dispositivo de E / S en el subsistema que tiene una interfaz de 16 bits para el IOCTL ASIC. RDSI y audio de calidad telefónica es proporcionado por un AMD Am79C30A DSC (controlador de abonado digital). Las cuatro líneas seriales las proporcionan dos UART duales Zilog Z85C30 SCC (Controlador de comunicaciones en serie) , y el reloj de tiempo real es un Dallas Semiconductor DS1287A.

Interfaz SCSI

El DEC 3000 AXP utilizó un ASIC TCDS (TURBOchannel Dual SCSI) para proporcionar una interfaz entre los controladores SCSI y el bus TURBOchannel. Los primeros sistemas usaban uno (Modelo 300s) o dos (Modelo 400 y 500) controladores SCSI NCR 53C94 , que proporcionaban uno o dos buses SCSI de un solo extremo de 5 MB / s ^[2] 8 bits. Los sistemas posteriores y superiores, como los modelos 600, 700, 800 y 900, también cuentan con dos controladores SCSI, pero en su lugar utilizaron el NCR 53CF94-2, que proporcionó buses SCSI de un solo extremo de 8 bits y 10 MB / s más rápidos.

Notas

1. Cuando se aplica a la memoria de la computadora (RAM o caché), las cantidades KB, MB y GB se definen como:
   • 1 KB = 1024 B
   • 1 MB = 1024 KB
   • 1 GB = 1024 MB,
   consistente con el estándar de memoria JEDEC .
2. Cuando se aplica a la transferencia de datos en paralelo, la unidad MB se define como 1 MB = 1,000,000 B, de modo que 1 MB / s = 1,000,000 bytes por segundo.

Referencias

• DEC 3000 600 / 600S / 700 AXP Guía del propietario
• DEC 3000 300/400/500/600/700/800/900 AXP Modelos Manual del programador del sistema, EK-D3SYS-PM.B01, julio de 1994, Digital Equipment Corporation

enlaces externos

• Resumen del modelo de CPU VMS de Paul Hardy
• Dutton, Todd A., Eiref, Daniel, Kurth, Hugh R., Reisert, James J. y Stewart, Robin L. (1992), "El diseño de los sistemas DEC 3000 AXP, dos estaciones de trabajo de alto rendimiento", Digital Revista técnica 4 (4).