Una matriz analógica programable en campo ( FPAA ) es un dispositivo de circuito integrado que contiene bloques analógicos computacionales (CAB) [1] [2] e interconecta entre estos bloques que ofrecen capacidad de programación en campo . A diferencia de su digitales primo, el FPGA , los dispositivos tienden a ser más aplicación impulsada de propósito general, ya que pueden ser de modo actuales dispositivos o en el modo de voltaje. Para los dispositivos en modo voltaje, cada bloque generalmente contiene un amplificador operacional en combinación con una configuración programable de componentes pasivos. Los bloques pueden, por ejemplo, actuar como veranoso integradores .
Los FPAA generalmente operan en uno de dos modos: tiempo continuo y tiempo discreto .
- Los dispositivos de tiempo discreto poseen un reloj de muestra del sistema . En un diseño de condensador conmutado , todos los bloques muestrean sus señales de entrada con un circuito de muestreo y retención compuesto por un interruptor semiconductor y un condensador. Esto alimenta una sección de amplificador operacional programable que se puede enrutar a otros bloques. Este diseño requiere una construcción de semiconductores más compleja . Un diseño alternativo de corriente conmutada ofrece una construcción más simple y no requiere el condensador de entrada, pero puede ser menos preciso y tiene un abanico más bajo : solo puede impulsar un bloque siguiente. Ambos tipos de dispositivos de tiempo discreto deben compensar el ruido de conmutación, el aliasing a la frecuencia de muestreo del sistema y el ancho de banda limitado de la frecuencia de muestreo durante la fase de diseño.
- Los dispositivos de tiempo continuo funcionan más como una matriz de transistores o amplificadores operacionales que pueden operar en su ancho de banda completo . Los componentes están conectados en una disposición particular a través de una matriz configurable de interruptores. Durante el diseño del circuito , se deben tener en cuenta las contribuciones parásitas de inductancia, capacitancia y ruido de la matriz de interruptores .
Actualmente hay muy pocos fabricantes de FPAA. Los recursos en el chip siguen siendo muy limitados en comparación con los de una FPGA. Los investigadores suelen citar este déficit de recursos como un factor limitante en su investigación.
Historia
El término FPAA fue utilizado por primera vez en 1991 por Lee y Gulak. [3] Presentaron el concepto de CAB que están conectados a través de una red de enrutamiento y configurados digitalmente. Posteriormente, en 1992 [4] y 1995 [5] elaboraron más el concepto con la inclusión de amplificadores operacionales, condensadores y resistencias. Este chip original se fabricó con tecnología CMOS de 1,2 µm y funciona en el rango de 20 kHz con un consumo de energía de 80 mW.
Pierzchala et al introdujeron un concepto similar llamado circuito analógico programable electrónicamente ( EPAC ). [6] Presentaba un solo integrador. Sin embargo, propusieron una arquitectura de interconexión local para tratar de evitar las limitaciones de ancho de banda.
El procesador de señal analógica reconfigurable ( RASP ) y una segunda versión fueron introducidos en 2002 por Hall et al. [7] [8] Su diseño incorporó elementos de alto nivel como filtros de paso de banda de segundo orden y multiplicadores de matriz vectorial de 4 por 4 en los CAB. Debido a su arquitectura, está limitado a alrededor de 100 kHz y el chip en sí no es capaz de soportar una reconfiguración independiente.
En 2004, Joachim Becker tomó la conexión en paralelo de OTA (amplificadores operacionales de transconductancia) y propuso su uso en una arquitectura de interconexión local hexagonal. [9] No requirió una red de enrutamiento y eliminó la conmutación de la ruta de la señal que mejora la respuesta de frecuencia.
En 2005, Fabian Henrici trabajó con Joachim Becker para desarrollar una OTA intercambiable e invertible que duplicó el ancho de banda máximo de FPAA. [10] Esta colaboración dio como resultado el primer FPAA fabricado en una tecnología CMOS de 0,13 µm .
En 2016, la Dra. Jennifer Hasler de Georgia Tech diseñó un sistema FPAA en un chip que utiliza tecnología analógica para lograr reducciones de tamaño y potencia sin precedentes. [11]
Ver también
- RF programable en campo: dispositivos de radiofrecuencia programables en campo
- CPLD : Dispositivo lógico programable complejo
- PSoC : sistema programable en chip
- NoC : red en un chip
- Red de arquitectura
Referencias
- ^ Hall, Tyson; Twigg, Christopher; Hassler, Paul; Anderson, David (2004). "RENDIMIENTO DE APLICACIÓN DE ELEMENTOS EN UNA PUERTA FLOTANTE FPAA". IEEE-Iscas 2004 . II : 589–592.
- ^ Baskaya, F .; Reddy, S .; Sung, Kyu Lim; Anderson, DV (agosto de 2006). "Colocación de matrices analógicas programables en campo de puerta flotante a gran escala" . Transacciones IEEE en sistemas VLSI . 14 (8): 906–910. doi : 10.1109 / TVLSI.2006.878477 . S2CID 16583629 .
- ^ "Una matriz analógica CMOS programable en campo," Circuitos de estado sólido ". Doi : 10.1109 / 4.104162 . Cite journal requiere
|journal=
( ayuda ) - ^ "Arreglo analógico programable en campo basado en transconductores MOSFET". S2CID 15702616 . Cite journal requiere
|journal=
( ayuda ) - ^ Lee, EKF; Gulak, PG (1995). "Una matriz analógica programable en campo basada en transconductores". Una matriz analógica programable en campo basada en transconductores . págs. 198-199. doi : 10.1109 / ISSCC.1995.535521 . ISBN 0-7803-2495-1. S2CID 56613166 .
- ^ Pierzchala, E .; Perkowski, MA; Van Halen, P .; Schaumann, R. (1995). "Amplificador / integrador de modo de corriente para una matriz analógica programable en campo". Amplificador / integrador de modo actual para arreglo analógico programable en campo . págs. 196-197. doi : 10.1109 / ISSCC.1995.535520 . ISBN 0-7803-2495-1. S2CID 60724962 .
- ^ Hall, Tyson S .; Hasler, Paul; Anderson, David V. (2002). "Matrices analógicas programables en campo: un enfoque de puerta flotante". Matrices analógicas programables en campo: un enfoque de puerta flotante . Apuntes de conferencias en informática. 2438 . págs. 424–433. doi : 10.1007 / 3-540-46117-5_45 . ISBN 978-3-540-44108-3. S2CID 596774 .
- ^ Hall, TS; Twigg, CM; Gray, JD; Hasler, P .; Anderson, DV (2005). "Matrices analógicas programables en campo a gran escala para el procesamiento de señales analógicas". IEEE Transactions on Circuits and Systems I: Regular Papers . 52 (11): 2298–2307. doi : 10.1109 / TCSI.2005.853401 . S2CID 1148361 .
- ^ ".," Una matriz analógica programable en campo de tiempo continuo (FPAA) que consta de células GM reconfigurables digitalmente ". CiteSeerX 10.1.1.444.8748 . Cite journal requiere
|journal=
( ayuda ) - ^ "Una matriz analógica programable en campo hexagonal de tiempo continuo en CMOS de 0,13 µm con 186 MHz GBW". CiteSeerX 10.1.1.444.8748 . Cite journal requiere
|journal=
( ayuda ) - ^ "Un SoC FPAA de modo mixto programable y configurable, Jennifer Hasler et al., Georgia Tech., 7 de enero de 2016". doi : 10.1109 / TVLSI.2015.2504119 . S2CID 14027246 . Cite journal requiere
|journal=
( ayuda )
enlaces externos
- "La respuesta analógica a FPGA abre el campo a las masas" Sunny Bains, EE Times , 21 de febrero de 2008. Edición 1510.
- "Matrices analógicas programables en campo" Tim Edwards, proyecto de la Universidad Johns Hopkins , 1999.
- "Matrices analógicas programables en campo" Joachim Becker, et al., Universidad de Friburgo , Departamento de Ingeniería de Microsistemas. Proyecto de investigación Hex FPAA.
- "Laboratorio de Electrónica Computacional Integrada (ICE)" Proyecto del Instituto de Tecnología de Georgia