Retención de primer orden
La retención de primer orden ( FOH ) es un modelo matemático de la reconstrucción práctica de señales muestreadas que podría realizarse mediante un convertidor de digital a analógico (DAC) convencional y un circuito analógico llamado integrador . Para FOH, la señal se reconstruye como una aproximación lineal por partes a la señal original que se muestreó. Un modelo matemático como FOH (o, más comúnmente, la retención de orden cero ) es necesario porque, en el teorema de muestreo y reconstrucción , una secuencia de impulsos de Dirac , x s ( t ), que representan las muestras discretas, x( nT ), se filtra en paso bajo para recuperar la señal original que se muestreó, x ( t ). Sin embargo, generar una secuencia de impulsos de Dirac no es práctico. Se pueden implementar dispositivos, utilizando un DAC convencional y algunos circuitos analógicos lineales, para reconstruir la salida lineal por partes para FOH predictivo o retrasado.
Aunque esto no es lo que se hace físicamente, se puede generar una salida idéntica aplicando la secuencia hipotética de impulsos de Dirac, x s ( t ), a un sistema lineal invariante en el tiempo , también conocido como filtro lineal con tales características (que , para un sistema LTI, se describen completamente mediante la respuesta de impulso ), de modo que cada impulso de entrada da como resultado la función lineal por partes correcta en la salida.
Este es un sistema acausal en el que la función de interpolación lineal se mueve hacia el valor de la siguiente muestra antes de que dicha muestra se aplique al filtro FOH hipotético.
La retención de primer orden retrasada , a veces llamada retención de primer orden causal , es idéntica a FOH anterior, excepto que su salida se retrasa un período de muestra, lo que da como resultado una señal de salida lineal por tramos retrasada.
La salida retardada hace de este un sistema causal . La respuesta de impulso del FOH retardado no responde antes del impulso de entrada.
Este tipo de reconstrucción lineal retardada por partes es físicamente realizable implementando un filtro digital de ganancia H ( z ) = 1 − z −1 , aplicando la salida de ese filtro digital (que es simplemente x [ n ]− x [ n −1] ) a un convertidor de digital a analógico convencional ideal (que tiene una retención inherente de orden cero como modelo) e integrando (en tiempo continuo, H ( s ) = 1/( sT )) la salida del DAC.
