CSG 65CE02
El CSG 65CE02 es un microprocesador de 8/16 bits desarrollado por Commodore Semiconductor Group en 1988. [1] Es un miembro de la familia MOS Technology 6502 , desarrollado a partir del CMOS WDC 65C02 lanzado por el Western Design Center en 1983.
Al igual que el 65C02, el 65CE02 se construyó con un proceso CMOS de 2 µm en lugar de la tecnología NMOS de 8 µm del 6502 original , lo que hace que el chip sea más pequeño (y por lo tanto menos costoso) y consume mucha menos energía. Además de los cambios realizados en el 65C02, el 65CE02 también incluyó mejoras en la canalización del procesador para permitir que las instrucciones de un byte se completen en 1 ciclo, en lugar del mínimo de 2 ciclos del 6502 (y la mayoría de las variantes). También eliminó los retrasos de 1 ciclo al cruzar los límites de la página . Estos cambios mejoraron el rendimiento hasta en un 25% a la misma velocidad de reloj.
Otros cambios incluyeron la adición de un tercer registro de índice , Z, junto con la adición y modificación de una serie de instrucciones para usar este registro. La página cero, los primeros 256 bytes de memoria que se usaron como pseudo-registros, ahora se pueden mover a cualquier página en la memoria principal usando el registro B (página ase). El registro de pila se amplió de 8 a 16 bits utilizando un registro de página similar, SPH (puntero de pila alto), lo que permite que la pila se mueva fuera de la página uno y crezca a tamaños más grandes.
El 65CE02 fue la base del sistema en un chip CSG 4510 que fue desarrollado para el inédito Commodore 65 . El 65CE02 se usó más tarde para la tarjeta de puerto serie A2232 para la computadora Amiga . Parece no haber tenido otro uso.
A fines de la década de 1970, el equipo original de MOS Technology que diseñó el 6502 se había desintegrado. Bill Mensch se mudó a Arizona y estableció el Western Design Center (WDC) para brindar servicios de diseño basados en 6502. Alrededor de 1981, los principales licenciatarios del diseño 6502, Rockwell Semiconductor , GTE y Signetics , comenzaron un esfuerzo de rediseño con Mensch que condujo al WDC 65C02 . Esta fue principalmente una implementación CMOS del NMOS 6502 original que usaba de 10 a 20 veces menos energía, pero también incluía una serie de nuevas instrucciones para ayudar a mejorar la densidad del código.en determinadas aplicaciones. Se incluyeron nuevas instrucciones INA/DEApara incrementar y disminuir el acumulador , STZpara escribir un cero en una ubicación de memoria, y BRAque era un salto con una dirección relativa de 1 byte estilo rama . El 65C02 también corrigió una serie de errores menores en el diseño 6502 original.
El 6502 original fue diseñado en la era anterior a la existencia de las microcomputadoras , cuando los microprocesadores se usaban como base para sistemas más simples como terminales inteligentes , calculadoras de escritorio y muchos sistemas de controladores industriales diferentes . Esta fue también una era en la que los dispositivos de memoria generalmente se basaban en RAM estática , que era muy costosa y tenía baja densidad de memoria . Por estas dos razones, no se requería la capacidad de manejar cantidades "grandes" de memoria, y muchos procesadores tenían modos operativos que funcionaban con pequeñas porciones de un espacio de direcciones más grande para ofrecer un mayor rendimiento. Tal fue el caso del 6502, que utilizó la primera página de memoria, o "página cero", para proporcionar un acceso más rápido, y la segunda página, "página uno", para contener una pila de 256 bytes .
