El MOS Technology 8502 era un microprocesador de 8 bits diseñado por MOS Technology y utilizado en el Commodore 128 (C128). Era una versión mejorada del MOS 6510 utilizado en el Commodore 64 (C64). Se fabricó utilizando el proceso HMOS , lo que le permitió tener una mayor densidad de transistores y, por lo tanto, un costo más bajo, al tiempo que disipaba menos calor. El 8502 permitió que el C128 funcionara al doble de la frecuencia de reloj del C64 con algunas limitaciones.
Información general | |
---|---|
Fabricante (s) común (es) | |
Actuación | |
Max. Frecuencia de reloj de la CPU | 1,97 MHz a 2,046 MHz |
Arquitectura y clasificación | |
Conjunto de instrucciones | NMOS 6502/6510 |
Especificaciones físicas | |
Paquete (s) |
|
Historia | |
Predecesor | MOS 6510 |
Sucesor | CSG 65CE02 |
Descripción
Acceso a memoria en máquinas de 8 bits
La memoria común de acceso aleatorio (RAM) de la era Commodore C64 permitía accesos a 2 MHz. Si la CPU y el chip de pantalla compartían la misma memoria para comunicarse, que era la solución común en la era en la que la RAM era cara, normalmente se tendría que tener la CPU y los chips de pantalla para mediar el acceso al bus de modo que solo uno de los lo usaban a la vez, generalmente haciendo que uno hiciera una pausa en el otro. Suponiendo que los dos chips requieren aproximadamente el mismo acceso, eso significa que los chips están en pausa la mitad del tiempo, funcionando efectivamente a 1 MHz. [a]
La familia 6502 tenía una característica que facilitó el diseño de tales sistemas. El 6502 usó un reloj de dos fases para controlar su circuito interno, pero solo accedió a la memoria durante una de las dos fases. Eso significaba que el chip de pantalla podía acceder a la memoria durante fases de reloj alternas sin tener que pausar la CPU. La principal ventaja de este estilo de acceso es que los dos chips no tienen que comunicarse para pausarse entre sí, simplemente miran la señal de reloj ya existente presente en los pines del 6502. En el C64 original, este truco de sincronización se utilizó para permitir que el VIC-II entrelazara su acceso a la memoria principal con el del 6510. [b]
8502
El 8502 es principalmente una conversión del 6502 original para ser fabricado en el proceso HMOS-II de Intel , introducido en 1979 y disponible para uso de terceros. Este proceso utilizó tamaños de características más pequeños, lo que permitió que se produjera el mismo chip en un área más pequeña y, por lo tanto, a un costo menor. Como resultado de ser más pequeño, el chip también requería menos energía para funcionar y disipaba menos calor. Esto lo hizo útil en algunos roles donde el 6502 original podría no ser apropiado.
El 6502 original venía en tres versiones, A, B y C, que se diferenciaban en su velocidad máxima, 1, 2 o 4 MHz, respectivamente. No hubo diferencia física entre estos diseños; si un chip en particular funcionó con éxito a 2 MHz en la prueba, se etiquetó como B, de lo contrario A. Con el cambio al proceso HMOS, la mayoría de los 8502 eran capaces de funcionar a 2 MHz, el equivalente al 6502B.
Cambiar la velocidad de funcionamiento de un procesador basado en 6502 es tan simple como cambiar la señal del reloj de entrada, lo que significaba que el 8502 podía cambiar fácilmente entre 2 MHz y 1 MHz del 6510. Cuando el reloj funciona a doble velocidad, se enfrenta al problema de que no hay suficiente tiempo para que el VIC acceda a la memoria durante los semiciclos libres. Por esta razón, el 8502 solo podía funcionar a doble velocidad a tiempo completo cuando se usaba con el VDC de 80 columnas en el C128, que tenía una memoria separada para la pantalla a la que la CPU no tenía acceso directamente.
Al ejecutar un modo de visualización VIC, los dos chips comenzaron a compartir el acceso como era el caso en el C64, y esto significaba que la CPU tenía que volver a su velocidad normal de ~ 1 MHz. Los programas podrían deshabilitar la pantalla durante los cálculos de uso intensivo de la CPU para permitir que la CPU funcione a su velocidad más rápida. También fue posible una ganancia de velocidad menor, alrededor del 35%, mientras se mantenía activa la pantalla VIC al cambiar la CPU a 2 MHz solo mientras el VIC dibuja el borde vacío a lo largo de la parte superior e inferior de la pantalla, ya que el VIC no realiza acceso a la RAM durante ese tiempo.
El pinout es ligeramente diferente al del 6510. El 8502 tiene un pin de E / S adicional (el puerto de E / S incorporado mapeado a las direcciones 0 y 1 se extiende de 6 a 7 bits) y carece del pin ϕ2 que el 6510 tenía. La familia 8502 también incluye el MOS 7501, 8500 y 8501.
En 2007, HP lanzó HP 35s , una calculadora que utiliza la tecnología Sunplus / Generalplus SPLB31A / GPLB31A, un chip integrado que integra un núcleo de microprocesador 8502 junto con una pantalla LC y controladores de E / S. [2] El HP 17bII + , el HP 12c Prestige , así como una versión revisada del HP 12c Platinum y el HP 12c Platinum 25th Anniversary Edition , todos fabricados por Kinpo Electronics , también se basan en este chip.
Notas
- ^ En la práctica, debido a la sincronización exacta de las señales de televisión, la CPU tiene más tiempo disponible en el bus que en el chip de visualización.
- ^ La mayoría de las máquinas basadas en 6502 de la época usaban este concepto, por lo que la velocidad de 1 MHz de la CPU es común en máquinas con 2 MHz de RAM: el PET funcionaba a 1 MHz, el Apple II a 1,02, etc. la familia Atari de 8 bits utilizó la solución de pausa explícita, que ofrecía un mayor rendimiento pero necesitaba circuitos adicionales y, más tarde, una versión personalizada de la CPU. El BBC Micro usaba intercalado como el C64, pero tenía 4 MHz de RAM, lo que le permitía ejecutar la CPU y mostrar a 2 MHz.
Referencias
- ^ Manual de servicio C-128 / C128D Computer , Commodore Business Machines, PN-314001-08, noviembre de 1987
- ^ Richard Nass: Tear Down: la calculadora científica reduce el diseño a dos circuitos integrados , Embedded.com, enero de 2008