Package on a package ( PoP ) es un método de empaquetado de circuito integrado para combinar lógica discreta verticalmente y paquetes de matriz de rejilla de bola de memoria (BGA). Dos o más paquetes se instalan uno encima del otro, es decir, apilados, con una interfaz estándar para enrutar señales entre ellos. Esto permite una mayor densidad de componentes en dispositivos, como teléfonos móviles , asistentes digitales personales (PDA) y cámaras digitales , a costa de requisitos de altura ligeramente superiores. Las pilas con más de 2 paquetes son poco comunes debido a consideraciones de disipación de calor.
Configuración
Existen dos configuraciones ampliamente utilizadas para PoP:
- Apilamiento de memoria pura: dos o más paquetes de solo memoria se apilan entre sí
- Apilamiento de memoria lógica mixta: paquete lógico (CPU) en la parte inferior, paquete de memoria en la parte superior. Por ejemplo, la parte inferior podría ser un sistema en un chip (SoC) para un teléfono móvil . El paquete lógico está en la parte inferior porque necesita muchas más conexiones BGA a la placa base.
Durante el ensamblaje de la PCB , el paquete inferior de una pila PoP se coloca directamente sobre la PCB y los otros paquetes de la pila se apilan en la parte superior. Los paquetes de una pila PoP se unen entre sí (y al PCB) durante la soldadura por reflujo .
Beneficios
La técnica del paquete sobre un paquete intenta combinar los beneficios del embalaje tradicional con los beneficios de las técnicas de apilado de troqueles , evitando al mismo tiempo sus inconvenientes.
El empaque tradicional coloca cada troquel en su propio paquete, un paquete diseñado para técnicas normales de ensamblaje de PCB que colocan cada paquete directamente en el PCB uno al lado del otro. El sistema de apilado de matrices 3D en las técnicas de paquete (SiP) apila múltiples matrices en un solo paquete, lo que tiene varias ventajas y también algunas desventajas en comparación con el ensamblaje de PCB tradicional.
En las técnicas de PoP incrustado, los chips se incrustan en un sustrato en la parte inferior del paquete. Esta tecnología PoP permite paquetes más pequeños con conexiones eléctricas más cortas y cuenta con el respaldo de empresas como Advanced Semiconductor Engineering (ASE). [1]
Ventajas sobre los envases tradicionales de chips aislados
El beneficio más obvio es el ahorro de espacio en la placa base. PoP usa mucho menos área de PCB, casi tan poco como los paquetes de matrices apiladas.
Eléctricamente, PoP ofrece beneficios al minimizar la longitud de la pista entre diferentes partes interoperativas, como un controlador y una memoria. Esto produce un mejor rendimiento eléctrico de los dispositivos, ya que el enrutamiento más corto de las interconexiones entre los circuitos produce una propagación de la señal más rápida y reduce el ruido y la diafonía.
Ventajas sobre el apilado de virutas
Existen varias diferencias clave entre los productos de matriz apilada y de paquete apilado.
El principal beneficio económico de un paquete en un paquete es que el dispositivo de memoria está desacoplado del dispositivo lógico. Por lo tanto, esto le da a PoP las mismas ventajas que el empaque tradicional tiene sobre los productos de matriz apilada:
- El paquete de memoria se puede probar por separado del paquete lógico
- En el ensamblaje final solo se utilizan paquetes "conocidos en buen estado" (si la memoria es defectuosa, solo se descarta la memoria, etc.). Compare esto con los paquetes de matrices apiladas donde todo el conjunto es inútil y se rechaza si la memoria o la lógica son malas.
- El usuario final (como los fabricantes de teléfonos móviles o cámaras digitales ) controla la logística. Esto significa que la memoria de diferentes proveedores se puede utilizar en diferentes momentos sin cambiar la lógica. La memoria se convierte en una mercancía que se obtiene del proveedor de menor costo. Este rasgo también es un beneficio en comparación con PiP (paquete en paquete) que requiere que un dispositivo de memoria específico se diseñe y se obtenga en sentido ascendente del usuario final.
- Se puede utilizar cualquier paquete superior de acoplamiento mecánico. Para un teléfono de gama baja, se puede usar una configuración de memoria más pequeña en el paquete superior. Para un teléfono de gama alta, se podría usar más memoria con el mismo paquete inferior. [2] Esto simplifica el control de inventario por parte del OEM. Para un paquete de matriz apilada o incluso PiP (paquete en paquete), la configuración exacta de la memoria debe conocerse con semanas o meses de anticipación.
- Debido a que la memoria solo entra en la mezcla en el ensamblaje final, no hay razón para que los proveedores de lógica obtengan memoria. Con un dispositivo de matriz apilada, el proveedor de lógica debe comprar obleas de memoria a un proveedor de memoria.
Estandarización JEDEC
- El comité JEDEC JC-11 se ocupa de los estándares de dibujo de contorno del paquete relacionados con el paquete PoP inferior. Véanse los documentos MO-266A y la publicación JEDEC 95, Guía de diseño 4.22.
- El comité JEDEC JC-63 se ocupa de la estandarización de pines del paquete PoP superior (memoria). Ver estándar JEDEC No. 21-C, página 3.12.2 - 1
Otros nombres
El paquete en un paquete también se conoce con otros nombres:
- PoP: se refiere a los paquetes combinados superior e inferior
- PoPt: se refiere al paquete superior
- PoPb: se refiere al paquete inferior
- PSvfBGA: se refiere al paquete inferior: P ackage S tackable V ery delgada F pitch ine B todo G deshacerse A RRay [3]
- PSfcCSP: se refiere al paquete inferior: P ackage S tackable F labio C cadera C cadera S cale P ackage
Historia
En 2001, un equipo de investigación de Toshiba que incluía a T. Imoto, M. Matsui y C. Takubo desarrolló un proceso de unión de obleas "Módulo de bloque de sistema" para fabricar paquetes de circuitos integrados 3D (3D IC). [4] [5] El uso comercial más antiguo conocido de un chip 3D paquete-de-paquete estaba en Sony 's PlayStation Portable (PSP) consola de juegos portátil , lanzado en 2004. El hardware de PSP incluye eDRAM (incrustado DRAM ) fabricados por la memoria Toshiba en un paquete de chips 3D con dos troqueles apilados verticalmente. [6] Toshiba lo llamó "DRAM semi-incrustado" en ese momento, antes de llamarlo una solución apilada "chip-on-chip" (CoC). [6] [7]
En abril de 2007, Toshiba comercializó un paquete de chips 3D de ocho capas, el chip de memoria flash NAND integrado THGAM de 16 GB , que se fabricó con ocho chips flash NAND de 2 GB apilados . [8] El mismo mes, Steven M. Pope y Ruben C. Zeta de Maxim Integrated presentaron la patente estadounidense 7,923,830 ("Módulo seguro paquete sobre paquete que tiene una malla anti-manipulación en el sustrato del paquete superior") . [9] En septiembre de 2007, Hynix Semiconductor introdujo la tecnología de empaquetado 3D de 24 capas, con un chip de memoria flash de 16 GB que se fabricó con 24 chips flash NAND apilados mediante un proceso de unión de obleas. [10]
Referencias
- ↑ LaPedus, Mark (19 de junio de 2014). "El mercado de envases móviles se calienta" . Ingeniería de Semiconductores . Consultado el 28 de abril de 2016 .
- ^ Thomas, Glen. "Flujo de paquete sobre paquete" . Indium Corporation . Consultado el 30 de julio de 2015 .
- ^ Tecnología Amkor. "Paquete en paquete (PoP | PSfvBGA | PSfcCSP | TMV® PoP)" . Consultado el 30 de julio de 2015 .
- ^ Garrou, Philip (6 de agosto de 2008). "Introducción a la Integración 3D". Manual de integración 3D: tecnología y aplicaciones de circuitos integrados 3D (PDF) . Wiley-VCH . pag. 4. doi : 10.1002 / 9783527623051.ch1 . ISBN 9783527623051.
- ^ Imoto, T .; Matsui, M .; Takubo, C .; Akejima, S .; Kariya, T .; Nishikawa, T .; Enomoto, R. (2001). "Desarrollo de paquete de módulos tridimensionales," Módulo de bloque de sistema " " . Conferencia de Tecnología y Componentes Electrónicos . Instituto de ingenieros eléctricos y electrónicos (51): 552–7.
- ^ a b James, Dick (2014). "Circuitos integrados 3D en el mundo real" . 25ª Conferencia Anual de Fabricación Avanzada de Semiconductores SEMI (ASMC 2014) : 113–119. doi : 10.1109 / ASMC.2014.6846988 . ISBN 978-1-4799-3944-2. S2CID 42565898 .
- ^ "Sistema en paquete (SiP)" . Toshiba . Archivado desde el original el 3 de abril de 2010 . Consultado el 3 de abril de 2010 .
- ^ "TOSHIBA COMERCIALIZA LA MEMORIA NAND FLASH INTEGRADA DE MAYOR CAPACIDAD DE LA INDUSTRIA PARA PRODUCTOS DE CONSUMO MÓVIL" . Toshiba . 17 de abril de 2007. Archivado desde el original el 23 de noviembre de 2010 . Consultado el 23 de noviembre de 2010 .
- ^ "Patente de Estados Unidos US 7,923,830 B2" (PDF) . 2011-04-12 . Consultado el 30 de julio de 2015 .
- ^ "Hynix sorprende a la industria de chips NAND" . Korea Times . 5 de septiembre de 2007 . Consultado el 8 de julio de 2019 .
Otras lecturas
- Las innovaciones empujan el paquete sobre el paquete a nuevos mercados, Flynn Carson, Semiconductor International, abril de 2010
- Componentes prácticos Muestras de PoP y placas de prueba (cadenas tipo margarita)
- Paquete en paquete: la historia detrás de este éxito en la industria (Semiconductor International, 2007-06-01)
- Package-on-package es una aplicación excelente para teléfonos (artículo de EETimes de julio de 2008)
- "POP" Goes the Future (Revista Assembly, 2008-09-30)
- Paquete en paquete: tecnologías PoP superior e inferior
- PoP Solder Balling (Revista Circuits Assembly, diciembre de 2010)
- El BeagleBoard usa un procesador PoP
- Aplicación asesina para teléfonos móviles EETimes 2008-10-20
- TMV: una tecnología 'habilitadora' para los requisitos de PoP de próxima generación Semicon International 2008-11-04 [ enlace muerto permanente ]
- Rodando con bolas de soldadura (Revista Circuits Assembly, octubre de 2010)
- ¡No ahogues la pieza! (Revista Circuits Assembly, agosto de 2010)
- POP (paquete en paquete): una perspectiva de EMS sobre ensamblaje, reelaboración y confiabilidad 2009-02-12
- Hamid Eslampour y col. Comparación de configuraciones avanzadas de paquetes PoP , actas de la Conferencia sobre tecnología y componentes electrónicos (ECTC) de 2010
- Paquete en paquete Ebook de inspección y control de calidad del ensamblaje , Bob Willis