La cadena de exploración es una técnica utilizada en el diseño de pruebas . El objetivo es facilitar las pruebas proporcionando una forma sencilla de configurar y observar cada flip-flop en un IC . La estructura básica del escaneo incluye el siguiente conjunto de señales para controlar y observar el mecanismo de escaneo.
En un diseño de escaneo completo, la generación automática de patrones de prueba (ATPG) es particularmente simple. No se requiere generación secuencial de patrones; las pruebas combinatorias, que son mucho más fáciles de generar, serán suficientes. Si tiene una prueba combinatoria, se puede aplicar fácilmente.
En un chip que no tiene un diseño de escaneo completo, es decir, el chip tiene circuitos secuenciales, como elementos de memoria que no forman parte de la cadena de escaneo, se requiere la generación de patrones secuenciales . La generación de patrones de prueba para circuitos secuenciales busca una secuencia de vectores para detectar una falla particular a través del espacio de todas las posibles secuencias de vectores.
Incluso una simple falla atascada requiere una secuencia de vectores para su detección en un circuito secuencial. Además, debido a la presencia de elementos de memoria, la controlabilidad y la observabilidad de las señales internas en un circuito secuencial son en general mucho más difíciles que las de un circuito lógico combinacional . Estos factores hacen que la complejidad del ATPG secuencial sea mucho mayor que la del ATPG combinacional.