En electrónica , la lógica de transistor de paso (PTL) describe varias familias lógicas utilizadas en el diseño de circuitos integrados . Reduce el recuento de transistores utilizados para hacer diferentes puertas lógicas , eliminando transistores redundantes. Los transistores se utilizan como interruptores para pasar niveles lógicos entre los nodos de un circuito, en lugar de como interruptores conectados directamente para suministrar voltajes. [1] Esto reduce el número de dispositivos activos, pero tiene la desventaja de que la diferencia de voltaje entre los niveles lógicos alto y bajo disminuye en cada etapa. Cada transistor en serie está menos saturado en su salida que en su entrada. [2]Si varios dispositivos están encadenados en serie en una ruta lógica, es posible que se requiera una puerta construida de manera convencional para restaurar el voltaje de la señal al valor total. Por el contrario, la lógica CMOS convencional conmuta los transistores para que la salida se conecte a uno de los rieles de la fuente de alimentación, de modo que los niveles de voltaje lógico en una cadena secuencial no disminuyan. Puede ser necesaria la simulación de circuitos para garantizar un rendimiento adecuado.
Aplicaciones
La lógica de transistores de paso a menudo usa menos transistores, se ejecuta más rápido y requiere menos energía que la misma función implementada con los mismos transistores en una lógica CMOS completamente complementaria. [3]
XOR tiene el mapa de Karnaugh en el peor de los casos: si se implementa desde puertas simples, requiere más transistores que cualquier otra función. Los diseñadores del Z80 y muchos otros chips salvaron algunos transistores al implementar el XOR usando lógica de transistor de paso en lugar de puertas simples. [4]
Principios básicos de los circuitos de transistores de paso.
El transistor de paso es impulsado por una señal de reloj periódica y actúa como un interruptor de acceso para cargar hacia arriba o hacia abajo la capacitancia parásita C x , dependiendo de la señal de entrada V in . Por lo tanto, hay dos operaciones posibles, cuando la señal de reloj está activa (CK = 1) son la transferencia lógica "1" (cargando la capacitancia C x a un nivel lógico alto) y la transferencia lógica "0" (cargando el capacitancia C x a un nivel lógico bajo). En cualquier caso, la salida del inversor nMOS de carga de agotamiento obviamente asume un nivel lógico bajo o lógico alto, dependiendo del voltaje V x .
Lógica de transistor de paso complementario
Algunos autores utilizan el término "lógica de transistor de paso complementario" para indicar un estilo de implementación de puertas lógicas que utiliza puertas de transmisión compuestas por transistores de paso NMOS y PMOS. [5]
Otros autores usan el término "lógica de transistor de paso complementario" (CPL) para indicar un estilo de implementación de puertas lógicas donde cada puerta consiste en una red de transistores de paso solo NMOS, seguida de un inversor de salida CMOS. [6] [7] [8]
Otros autores utilizan el término "lógica de transistor de paso complementario" (CPL) para indicar un estilo de implementación de puertas lógicas utilizando codificación de doble carril. Cada puerta CPL tiene dos cables de salida, tanto la señal positiva como la señal complementaria, eliminando la necesidad de inversores. [9] [10] [11]
La lógica de transistor de paso complementario o "lógica de transistor de paso diferencial" se refiere a una familia lógica que está diseñada para ciertas ventajas. Es común utilizar esta familia lógica para multiplexores y pestillos . [ cita requerida ]
CPL utiliza transistores en serie para seleccionar entre posibles valores de salida invertidos de la lógica, cuya salida impulsa un inversor. Las puertas de transmisión CMOS consisten en transistor nMOS y pMOS conectados en paralelo.
Otras formas
Existen tipos estáticos y dinámicos de lógica de transistor de paso, con diferentes propiedades con respecto a la velocidad, la potencia y la operación de bajo voltaje. [12] A medida que disminuyen los voltajes de alimentación de los circuitos integrados, las desventajas de la lógica del transistor de paso se vuelven más significativas; el voltaje umbral de los transistores se vuelve grande en comparación con el voltaje de suministro, lo que limita severamente el número de etapas secuenciales. Debido a que a menudo se requieren entradas complementarias para controlar los transistores de paso, se requieren etapas lógicas adicionales.
Referencias
- ^ Jaume Segura, Charles F. Hawkins CMOS electronics: cómo funciona, cómo falla , Wiley-IEEE, 2004 ISBN 0-471-47669-2 , página 132
- ^ Clive Maxfield Bebop al boogie booleano: una guía poco convencional para la electrónica Newnes, 2008 ISBN 1-85617-507-3 , págs. 423-426
- ^ Norimitsu Sako. "Patente US7171636: Circuito lógico de transistor de paso y método de diseño del mismo" . "Es conocido en la técnica el empleo de un" circuito lógico de transistor de paso "para reducir un número de elementos y el consumo de energía, y para mejorar la velocidad de funcionamiento.
- ^ Ken Shirriff. "Ingeniería inversa del Z-80: el silicio para dos puertas interesantes explicado" . 2013.
- ^ Gary K. Yeap. "Práctico diseño digital VLSI de baja potencia" . 2012. p. 197.
- ^ Vojin G. Oklobdzija. "Diseño y Fabricación Digital" . pag. 2-39.
- ^ Yano, Kuniaki; Yamanaka, Toshiaki Yamanaka; Nishida, Takeshi; Saito, Mitsuo; Shimohigashi, Katsuhiro; Shimizu, Atsushi (1990). "Un multiplicador CMOS 16x16-b de 3.8-ns que utiliza lógica de transistor de paso complementario". Revista IEEE de circuitos de estado sólido . 25 (2): 388–395. Código bibliográfico : 1990IJSSC..25..388Y . doi : 10.1109 / 4.52161 .
- ^ Reynders, Nele; Dehaene, Wim (2015). Escrito en Heverlee, Bélgica. Diseño de ultra bajo voltaje de circuitos digitales energéticamente eficientes . Circuitos analógicos y procesamiento de señales (ACSP) (1 ed.). Cham, Suiza: Springer International Publishing AG Suiza . doi : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .
- ^ Wai-Kai Chen. "Diseño lógico" . 2003. p. 15-7.
- ^ Vojin G. Oklobdzija. "El Manual de Ingeniería Informática" . 2001. p. 2-23 a 2-24.
- ^ Ajit Pal. "Circuitos y sistemas VLSI de baja potencia" . pag. 109 a 110.
- ^ Cornelius T. Leondes Sistemas de procesamiento de señales digitales: técnicas de implementación Elsevier, 1995 ISBN 0-12-012768-7 página 2
Otras lecturas
- Weste y Harris, CMOS VLSI Design, tercera edición ( ISBN 0-321-14901-7 ; ISBN 0-321-26977-2 (edición internacional))
- Douglas A. Pucknell y Kamran Eshraghian, Basic VLSI Design, Third Edition ( ISBN 978-81-203-0986-9 (edición india))