La arquitectura RapidIO es una tecnología de interconexión conmutada por paquetes de alto rendimiento . RapidIO admite la semántica de coherencia de mensajería, lectura / escritura y caché . Los tejidos RapidIO garantizan la entrega de paquetes en orden, lo que permite la implementación de protocolos con eficiencia energética y de área en el hardware. Basado en especificaciones eléctricas estándar de la industria, como las de Ethernet , RapidIO se puede utilizar como una interconexión de chip a chip, de placa a placa y de chasis a chasis. El protocolo se comercializa como: RapidIO: el tejido unificado para Computación crítica de rendimiento , [1] y se utiliza en muchas aplicaciones, como centros de datos y HPC, infraestructura de comunicaciones, automatización industrial y militar y aeroespacial, que están restringidas por al menos uno de tamaño, peso y potencia (SWaP).
Año de creación | 2000 |
---|---|
Ancho en bits | Anchos de puerto de 1, 2, 4, 8 y 16 carriles |
No. de dispositivos | Tamaños de 256, 65,536 y 4,294,967,296 |
Velocidad | Por carril (cada dirección):
|
Estilo | De serie |
Interfaz de conexión en caliente | sí |
Interfaz externa | Sí, Chip-Chip, Board-Board (Backplane), Chasis-Chasis |
Sitio web | www |
Historia
RapidIO tiene sus raíces en la informática de alto rendimiento y eficiencia energética. El protocolo fue diseñado originalmente por Mercury Computer Systems y Motorola ( Freescale ) como un reemplazo para el bus patentado RACEway de Mercury y el bus PowerPC de Freescale. [2] La Asociación de Comercio RapidIO se formó en febrero de 2000 e incluía fabricantes de equipos originales de telecomunicaciones y almacenamiento, así como empresas de conmutadores, procesadores y FPGA. El protocolo fue diseñado para cumplir con los siguientes objetivos:
- Baja latencia
- Entrega de paquetes garantizada, en orden
- Soporte para mensajería y semántica de lectura / escritura
- Podría usarse en sistemas con tolerancia a fallas / requisitos de alta disponibilidad
- Mecanismos de control de flujo para gestionar la congestión a corto plazo (menos de 10 microsegundos), a medio plazo (decenas de microsegundos) y a largo plazo (de cientos de microsegundos a milisegundos)
- Implementación de protocolo eficiente en hardware
- Energía baja del sistema
- Escala de dos a miles de nodos
Historial de lanzamientos
La revisión de la especificación RapidIO 1.1 ( 3xN Gen1 ), lanzada en marzo de 2001, definió un bus paralelo ancho. Esta especificación no logró una amplia adopción comercial.
La revisión 1.2 de la especificación RapidIO, publicada en junio de 2002, [3] definió una interconexión en serie basada en la capa física XAUI. Los dispositivos basados en esta especificación lograron un éxito comercial significativo dentro de la banda base inalámbrica, [4] imágenes y computación militar. [5]
La revisión de la especificación de RapidIO 1.3 se publicó en junio de 2005.
La revisión de la especificación RapidIO 2.0 ( 6xN Gen2 ), lanzada en marzo de 2008, [6] agregó más anchos de puerto (2 ×, 8 × y 16 ×) y aumentó la velocidad máxima de carril a 6.25 GBd / 5 Gbit / s. La revisión 2.1 ha repetido y ampliado el éxito comercial de la especificación 1.2. [7]
La revisión 2.1 de la especificación RapidIO se publicó en septiembre de 2009.
La revisión 2.2 de la especificación RapidIO se publicó en mayo de 2011.
La revisión de la especificación RapidIO 3.0 ( 10xN Gen3 ), lanzada en octubre de 2013, [8] tiene los siguientes cambios y mejoras en comparación con las especificaciones 2.x:
- Basado en especificaciones eléctricas estándar de la industria Ethernet 10GBASE-KR para aplicaciones de alcance corto (conector de 20 cm +) y largo (conector de 1 m + 2)
- Aprovecha directamente el esquema de entrenamiento de Ethernet 10GBASE-KR DME para la optimización de la calidad de la señal de largo alcance
- Define un esquema de codificación 64b / 67b (similar al estándar de Interlaken ) para admitir interconexiones ópticas y de cobre y mejorar la eficiencia del ancho de banda
- Enlaces asimétricos dinámicos para ahorrar energía (por ejemplo, 4 × en una dirección, 1 × en la otra)
- Adición de una capacidad de sincronización de tiempo similar a IEEE 1588 , pero mucho menos costosa de implementar
- Compatibilidad con ID de dispositivos de 32 bits, lo que aumenta el tamaño máximo del sistema y permite una compatibilidad innovadora con la virtualización de hardware
- El modelo de programación de la tabla de enrutamiento revisado simplifica el software de administración de red
- Optimizaciones del protocolo de intercambio de paquetes
La revisión 3.1 de la especificación RapidIO, publicada en octubre de 2014, [9] se desarrolló a través de una colaboración entre RapidIO Trade Association y NGSIS. La revisión 3.1 tiene las siguientes mejoras en comparación con la especificación 3.0:
- Protocolo de sincronización de tiempo MECS para sistemas integrados más pequeños. La sincronización de tiempo MECS admite fuentes de tiempo redundantes. Este protocolo tiene un costo menor que el Protocolo de sincronización de marca de tiempo introducido en la revisión 3.0
- Instalaciones de prueba PRBS e interfaz de registro estándar.
- Definición de comportamiento de enlace estructuralmente asimétrico e interfaz de registro estándar. Los enlaces estructuralmente asimétricos transportan muchos más datos en una dirección que en la otra, para aplicaciones como sensores o tuberías de procesamiento. A diferencia de los enlaces asimétricos dinámicos, los enlaces asimétricos estructurales permiten a los implementadores eliminar carriles en las placas y en el silicio, lo que ahorra tamaño, peso y energía. Los enlaces estructuralmente asimétricos también permiten el uso de carriles alternativos en el caso de una falla de hardware en un puerto de múltiples carriles.
- Registro de errores extendido para capturar una serie de errores con fines de diagnóstico
- Perfiles de dispositivos espaciales para terminales y conmutadores, que definen lo que significa ser un dispositivo RapidIO compatible con el espacio.
La revisión 3.2 de la especificación RapidIO se lanzó en febrero de 2016.
La revisión de la especificación RapidIO 4.0 ( 25xN Gen4 ) se lanzó en junio de 2016. [10] tiene los siguientes cambios y mejoras en comparación con las especificaciones 3.x:
- Admite velocidad de carril de 25 Gbaudios y especificación de capa física, con cambios de modelo de programación asociados
- Permitir que IDLE3 se utilice con cualquier clase de velocidad en baudios, con negociación de secuencia IDLE especificada
- Aumento del tamaño máximo de paquete a 284 bytes en previsión de la especificación de coherencia de caché
- Admite 16 prioridades de capa física
- Admite "Transmisión sin errores" para una transferencia de información isócrona de alto rendimiento
La revisión de la especificación de RapidIO 4.1 se publicó en julio de 2017. [11]
RapidIO utilizado en infraestructura inalámbrica
Los tejidos RapidIO disfrutan de una participación de mercado dominante en el despliegue global de redes de infraestructura celular 3G, 4G y LTE con millones de puertos RapidIO enviados [12] a estaciones base inalámbricas en todo el mundo. Los tejidos RapidIO se diseñaron originalmente para admitir la conexión de diferentes tipos de procesadores de diferentes fabricantes en un solo sistema. Esta flexibilidad ha impulsado el uso generalizado de RapidIO en equipos de infraestructura inalámbrica donde existe la necesidad de combinar procesadores heterogéneos, DSP, FPGA y de comunicación en un sistema estrechamente acoplado con baja latencia y alta confiabilidad.
RapidIO utilizado en análisis de centros de datos / HPC
Los sistemas de Data Center y HPC Analytics se han implementado utilizando RapidIO 2D Torus Mesh Fabric, [13] que proporciona una interfaz de propósito general de alta velocidad entre los cartuchos del sistema para aplicaciones que se benefician de la comunicación nodo a nodo de gran ancho de banda y baja latencia. La estructura unificada RapidIO 2D Torus se enruta como una configuración de anillo torus que conecta hasta 45 cartuchos de servidor capaces de proporcionar conexiones de 5 Gbs por carril en cada dirección a sus vecinos norte, sur, este y oeste. Esto permite que el sistema cumpla con muchas aplicaciones HPC únicas donde se necesita tráfico localizado eficiente.
Además, utilizando un centro de datos modular abierto y una plataforma informática, [14] un sistema HPC heterogéneo ha mostrado el atributo de baja latencia de RapidIO para permitir análisis en tiempo real. [15] En marzo de 2015, se anunció un conmutador en la parte superior del bastidor para impulsar RapidIO en las aplicaciones principales del centro de datos. [dieciséis]
RapidIO en la industria aeroespacial
La interconexión o "bus" es una de las tecnologías críticas en el diseño y desarrollo de sistemas de aviónica de naves espaciales que dicta su arquitectura y nivel de complejidad. Hay una gran cantidad de arquitecturas existentes que todavía están en uso dado su nivel de madurez. Estos sistemas existentes son suficientes para un tipo dado de necesidad y requisito de arquitectura. Desafortunadamente, para las misiones de la próxima generación se desea una arquitectura de aviónica más capaz; que está mucho más allá de las capacidades impuestas por las arquitecturas existentes. Una opción viable para el diseño y desarrollo de estas arquitecturas de próxima generación es aprovechar los protocolos comerciales existentes capaces de adaptarse a altos niveles de transferencia de datos.
En 2012, RapidIO fue seleccionado por el grupo de trabajo del Estándar de interconexión de naves espaciales de próxima generación (NGSIS) para servir como base para las interconexiones de comunicaciones estándar que se utilizarán en naves espaciales. El NGSIS es un esfuerzo de estándares generales que incluye el desarrollo de RapidIO Versión 3.1 y un esfuerzo de estándares de hardware de nivel de caja bajo VITA 78 llamado SpaceVPX o High ReliabilityVPX. El comité de requisitos de NGSIS desarrolló amplios criterios de requisitos con 47 elementos diferentes para la interconexión de NGSIS. Los resultados de estudios comerciales independientes realizados por empresas miembros de NGSIS demostraron la superioridad de RapidIO sobre otros protocolos comerciales existentes, como InfiniBand, Fibre Channel y Ethernet 10G. Como resultado, el grupo decidió que RapidIO ofrecía la mejor interconexión general para las necesidades de las naves espaciales de próxima generación. [17]
Hoja de ruta de PHY
La hoja de ruta de RapidIO se alinea con el desarrollo de PHY de Ethernet. Se están investigando las especificaciones de RapidIO para enlaces de 50 GBd y superiores. [18]
Terminología
- Socio de enlace
- Un extremo de un enlace RapidIO.
- Punto final
- Un dispositivo que puede originar y / o terminar paquetes RapidIO.
- Elemento de procesamiento
- Un dispositivo que tiene al menos un puerto RapidIO
- Cambiar
- Un dispositivo que puede enrutar paquetes RapidIO.
Descripción general del protocolo
El protocolo RapidIO se define en una especificación de 3 capas:
- Físico: especificaciones eléctricas, PCS / PMA, protocolo de nivel de enlace para un intercambio de paquetes confiable
- Transporte: modelo de enrutamiento, multidifusión y programación
- Lógica: E / S lógica, mensajería, memoria compartida global ( CC-NUMA ), control de flujo, transmisión de datos
Las especificaciones del sistema incluyen:
- Inicialización del sistema
- Gestión de errores / intercambio en caliente
Capa fisica
Las especificaciones eléctricas de RapidIO se basan en los estándares del Foro de interconexión óptica y Ethernet estándar de la industria:
- XAUI para velocidades de carril de 1,25, 2,5 y 3,125 GBd (1, 2 y 2,5 Gbit / s)
- OIF CEI 6+ Gbit / s para velocidades de carril de 5.0 y 6.25 GBd (4 y 5 Gbit / s)
- 10GBASE-KR 802.3-ap (largo alcance) y 802.3-ba (corto alcance) para velocidades de carril de 10.3125 GBd (9.85 Gbit / s)
La capa RapidIO PCS / PMA admite dos formas de codificación / encuadre:
- 8b / 10b para velocidades de carril de hasta 6.25 GBd
- 64b / 67b, similar al utilizado por Interlaken para velocidades de carril superiores a 6,25 GBd
Cada elemento de procesamiento RapidIO transmite y recibe tres tipos de información: paquetes, símbolos de control y una secuencia inactiva.
Paquetes
Cada paquete tiene dos valores que controlan el intercambio de capa física de ese paquete. El primero es un ID de reconocimiento (ackID), que es el valor único, de 5, 6 o 12 bits específico del enlace que se utiliza para rastrear los paquetes intercambiados en un enlace. Los paquetes se transmiten con valores ackID que aumentan en serie. Debido a que el ackID es específico de un enlace, el ackID no está cubierto por CRC, sino por protocolo. Esto permite que el ackID cambie con cada enlace por el que pasa, mientras que el CRC del paquete puede seguir siendo una verificación constante de integridad de extremo a extremo del paquete. Cuando un paquete se recibe con éxito, se reconoce mediante el ackID del paquete. Un transmisor debe retener un paquete hasta que el socio de enlace lo reconozca correctamente.
El segundo valor es la prioridad física del paquete. La prioridad física se compone del bit identificador del canal virtual (VC), los bits de prioridad y el bit de flujo de solicitud crítica (CRF). El bit VC determina si los bits de Prioridad y CRF identifican un Canal Virtual de 1 a 8, o se usan como prioridad dentro del Canal Virtual 0. A los Canales Virtuales se les asignan anchos de banda mínimos garantizados. Dentro del canal virtual 0, los paquetes de mayor prioridad pueden pasar paquetes de menor prioridad. Los paquetes de respuesta deben tener una prioridad física mayor que las solicitudes para evitar un punto muerto.
La contribución de la capa física a los paquetes RapidIO es un encabezado de 2 bytes al comienzo de cada paquete que incluye el ackID y la prioridad física, y un valor CRC final de 2 bytes para verificar la integridad del paquete. Los paquetes de más de 80 bytes también tienen un CRC intermedio después de los primeros 80 bytes. Con una excepción, los valores CRC de un paquete actúan como una verificación de integridad de un extremo a otro.
Símbolos de control
Los símbolos de control RapidIO se pueden enviar en cualquier momento, incluso dentro de un paquete. Esto le da a RapidIO la latencia de ruta de control en banda más baja posible, lo que permite que el protocolo logre un alto rendimiento con búferes más pequeños que otros protocolos.
Los símbolos de control se utilizan para delimitar paquetes (Inicio de paquete, Fin de paquete, Stomp), para reconocer paquetes (Reconocimiento de paquete, Paquete no reconocido), restablecer (Restablecer dispositivo, Restablecer puerto) y para distribuir eventos dentro del sistema RapidIO (Evento de multidifusión) Símbolo de control). Los símbolos de control también se utilizan para el control de flujo (reintento, estado del búfer, contrapresión de la cola de salida virtual) y para la recuperación de errores.
El procedimiento de recuperación de errores es muy rápido. Cuando un receptor detecta un error de transmisión en el flujo de datos recibido, el receptor hace que su transmisor asociado envíe un símbolo de control de paquete no aceptado. Cuando el socio de enlace recibe un símbolo de control de paquete no aceptado, deja de transmitir nuevos paquetes y envía un símbolo de control de solicitud de enlace / estado del puerto. El símbolo de control Link Response indica el ackID que debe usarse para el siguiente paquete transmitido. A continuación, se reanuda la transmisión de paquetes.
Secuencia inactiva
La secuencia IDLE se utiliza durante la inicialización del enlace para optimizar la calidad de la señal. También se transmite cuando el enlace no tiene ningún símbolo de control o paquetes para enviar.
Capa de transporte
Cada terminal RapidIO se identifica de forma única mediante un identificador de dispositivo (deviceID). Cada paquete RapidIO contiene dos ID de dispositivo. El primero es el ID de destino (destID), que indica dónde se debe enrutar el paquete. El segundo es el ID de origen (srcID), que indica dónde se originó el paquete. Cuando un punto final recibe un paquete de solicitud RapidIO que requiere una respuesta, el paquete de respuesta se compone intercambiando el srcID y el destID de la solicitud.
Los conmutadores RapidIO utilizan el destID de los paquetes recibidos para determinar el puerto o puertos de salida que deben reenviar el paquete. Normalmente, destID se utiliza para indexar en una matriz de valores de control. La operación de indexación es rápida y de bajo costo de implementar. Los conmutadores RapidIO admiten un modelo de programación estándar para la tabla de enrutamiento, lo que simplifica el control del sistema.
La capa de transporte RapidIO admite cualquier topología de red, desde árboles y mallas simples hasta hipercubos de n dimensiones , toroides multidimensionales y arquitecturas más esotéricas, como redes entrelazadas.
La capa de transporte RapidIO permite la virtualización de hardware (por ejemplo, un punto final RapidIO puede admitir múltiples ID de dispositivo). Se pueden usar partes del ID de destino de cada paquete para identificar piezas específicas de hardware virtual dentro del punto final.
Capa lógica
La capa lógica RapidIO se compone de varias especificaciones, cada una de las cuales proporciona formatos de paquetes y protocolos para diferentes semánticas de transacciones.
E / S lógicas
La capa de E / S lógica define formatos de paquete para lectura, escritura, escritura con respuesta y varias transacciones atómicas. Ejemplos de transacciones atómicas son establecer, borrar, incrementar, disminuir, intercambiar, probar y cambiar y comparar y cambiar.
Mensajería
La especificación de mensajería define timbres y mensajes. Los timbres comunican un código de evento de 16 bits. Los mensajes transfieren hasta 4 KB de datos, segmentados en hasta 16 paquetes, cada uno con una carga útil máxima de 256 bytes. Se deben enviar paquetes de respuesta para cada solicitud de timbre y mensaje. El valor de estado del paquete de respuesta indica hecho, error o reintento. Un estado de reintento solicita al originador de la solicitud que envíe el paquete nuevamente. La respuesta de reintento de nivel lógico permite que varios remitentes accedan a una pequeña cantidad de recursos de recepción compartidos, lo que genera un alto rendimiento con baja potencia.
Control de flujo
La especificación de control de flujo define protocolos y formatos de paquetes para operaciones simples de control de flujo XON / XOFF. Los paquetes de control de flujo pueden originarse mediante conmutadores y puntos finales. La recepción de un paquete de control de flujo XOFF detiene la transmisión de un flujo o flujos hasta que se recibe un paquete de control de flujo XON o se agota el tiempo de espera. Los paquetes de control de flujo también se pueden usar como un mecanismo genérico para administrar los recursos del sistema.
CC-NUMA
La especificación Globally Shared Memory define los formatos de paquetes y los protocolos para operar un sistema de memoria compartida coherente de caché a través de una red RapidIO.
Transmisión de datos
La especificación de transmisión de datos admite la mensajería con diferentes formatos de paquetes y semánticas que la especificación de mensajería. Los formatos de paquetes de transmisión de datos admiten la transferencia de hasta 64 K de datos, segmentados en múltiples paquetes. Cada transferencia está asociada con una clase de servicio y un identificador de flujo, lo que permite miles de flujos únicos entre puntos finales.
La especificación de transmisión de datos también define los formatos de paquetes de control de flujo de encabezado extendido y la semántica para administrar el rendimiento dentro de un sistema cliente-servidor. Cada cliente utiliza paquetes de control de flujo de encabezado extendido para informar al servidor de la cantidad de trabajo que podría enviarse al servidor. El servidor responde con paquetes de control de flujo de encabezado extendido que utilizan protocolos basados en XON / XOFF, tasa o crédito para controlar la rapidez y la cantidad de trabajo que el cliente envía al servidor.
Inicialización del sistema
Los sistemas con una topología conocida se pueden inicializar de una manera específica del sistema sin afectar la interoperabilidad. La especificación de inicialización del sistema RapidIO admite la inicialización del sistema cuando la topología del sistema es desconocida o dinámica. Los algoritmos de inicialización del sistema admiten la presencia de hosts redundantes, por lo que la inicialización del sistema no necesita tener un solo punto de falla.
Cada host del sistema enumera de forma recursiva la estructura RapidIO, asumiendo la propiedad de los dispositivos, asignando los ID de los dispositivos a los puntos finales y actualizando las tablas de enrutamiento del conmutador. Cuando se produce un conflicto de propiedad, gana el host del sistema con el ID de dispositivo más grande. El anfitrión "perdedor" libera la propiedad de sus dispositivos y se retira, esperando al anfitrión "ganador". El anfitrión ganador completa la enumeración, incluida la toma de propiedad del anfitrión perdedor. Una vez que se completa la enumeración, el anfitrión ganador libera la propiedad del anfitrión perdedor. El host perdedor descubre el sistema leyendo las tablas de enrutamiento del conmutador y se registra en cada punto final para conocer la configuración del sistema. Si el anfitrión ganador no completa la enumeración en un período de tiempo conocido, el anfitrión perdedor determina que el anfitrión ganador ha fallado y completa la enumeración.
La enumeración del sistema es compatible en Linux con el subsistema RapidIO.
Gestión de errores
RapidIO admite un diseño de sistema de alta disponibilidad y tolerante a fallas, incluido el intercambio en caliente. Se definen las condiciones de error que requieren detección y los registros estándar para comunicar el estado y la información de error. También se define un mecanismo de aislamiento configurable para que cuando no sea posible intercambiar paquetes en un enlace, los paquetes se puedan descartar para evitar la congestión y habilitar las actividades de diagnóstico y recuperación. Se definen los mecanismos de notificación dentro de banda (paquete de escritura de puerto) y fuera de banda (interrupción).
Factores de forma
La especificación RapidIO no trata los temas de factores de forma y conectores, dejando esto a comunidades específicas enfocadas en aplicaciones. RapidIO es compatible con los siguientes factores de forma:
- Arquitectura informática de telecomunicaciones avanzada
- Tarjeta entresuelo avanzada
- XMC
- OpenVPX
- VXS
Software
La compatibilidad con RapidIO independiente del procesador se encuentra en el kernel de Linux.
Aplicaciones
La interconexión RapidIO se utiliza ampliamente en las siguientes aplicaciones:
- Estaciones base inalámbricas
- Computadoras de placa única aeroespaciales y militares , así como sistemas de procesamiento de imágenes, acústicos y de radar
- Video
- Almacenamiento
- Supercomputación
- Imagenes medicas
- Aplicaciones de ruta de datos y control industrial
RapidIO se está expandiendo a aplicaciones de almacenamiento, servidores y supercomputación.
Protocolos que compiten
PCI Express está dirigido al mercado de host a periféricos, a diferencia de los sistemas integrados. A diferencia de RapidIO, PCIe no está optimizado para redes multiprocesador de igual a igual. PCIe es ideal para la comunicación de host a periféricos. PCIe no se escala tan bien en grandes sistemas peer-to-peer con multiprocesador, ya que la suposición básica de PCIe de un "complejo raíz" crea problemas de tolerancia a fallas y administración del sistema.
Otra tecnología de interconexión alternativa es Ethernet . Ethernet es un enfoque sólido para vincular computadoras en grandes áreas geográficas, donde la topología de la red puede cambiar inesperadamente, los protocolos utilizados están en flujo y las latencias de enlace son grandes. Para enfrentar estos desafíos, los sistemas basados en Ethernet requieren cantidades significativas de potencia de procesamiento, software y memoria en toda la red para implementar protocolos de control de flujo, transferencia de datos y enrutamiento de paquetes. RapidIO está optimizado para la comunicación de procesador a procesador de baja latencia y eficiencia energética en sistemas integrados tolerantes a fallas que abarcan áreas geográficas de menos de un kilómetro.
SpaceFibre es una tecnología competidora para aplicaciones espaciales. [19]
Ethernet activada por tiempo es una tecnología que compite con aplicaciones de backplane (VPX) y backbone más complejas para el espacio (lanzadores y aviónica integrada con clasificación humana).
Ver también
- Bus (informática)
- PCI-Express
Referencias
- ^ "RapidIO.org I arquitectura de interconexión estándar abierta" . RapidIO.org .
- ^ Fuller, Sam (27 de diciembre de 2004). "Prefacio". RapidIO: la interconexión del sistema integrado . John Wiley & Sons Ltd. ISBN 0-470-09291-2. Consultado el 9 de octubre de 2014 .
- ^ "Revisión estándar de RapidIO 1.2" . www.rapidio.org . Asociación Comercial RapidIO. 26 de junio de 2002 . Consultado el 9 de octubre de 2014 .
- ^ "Informe anual 2011 de tecnología de dispositivos integrados" (PDF) . www.idt.com . Integrated Device Technology Inc. 6 de junio de 2011. p. 4 . Consultado el 9 de octubre de 2014 .
- ^ Jag Bolaria (15 de octubre de 2013). "RapidIO alcanza las nubes" . www.linleygroup.com . El Grupo Linley . Consultado el 9 de octubre de 2014 .
- ^ "RapidIO Standard Revision 2.0" . www.rapidio.org . Asociación Comercial RapidIO. 23 de febrero de 2005 . Consultado el 9 de octubre de 2014 .
- ^ "Informe anual de 2014 sobre tecnología de dispositivos integrados" (PDF) . www.idt.com . Integrated Device Technology Inc. 28 de mayo de 2014. págs. 5, 35 . Consultado el 9 de octubre de 2014 .
- ^ "RapidIO Standard Revision 3.0" . www.rapidio.org . Asociación Comercial RapidIO. 10 de noviembre de 2013 . Consultado el 9 de octubre de 2014 .
- ^ "RapidIO Standard Revision 3.1" (PDF) . www.rapidio.org . Asociación Comercial RapidIO. 13 de octubre de 2014 . Consultado el 18 de octubre de 2014 .
- ^ "RapidIO Standard Revision 4.0" . www.rapidio.org . Asociación Comercial RapidIO. Junio de 2016 . Consultado el 15 de agosto de 2016 .
- ^ "Revisión estándar de RapidIO 4.1" . www.rapidio.org . Asociación Comercial RapidIO. Julio de 2017 . Consultado el 11 de agosto de 2019 .
- ^ "Reader Forum: acceso a radio en la nube y redes de células pequeñas basadas en RapidIO" . www.rcrwireless.com .
- ^ "PayPal encuentra orden del caos con HPC" . hpcwire.com . 24 de septiembre de 2014.
- ^ "Prodrive Technologies anuncia su centro de datos - sistema HPC (DCCP-280) con RapidIO y 10 Gigabit Ethernet - Prodrive Technologies" . prodrive-technologies.com . 30 de enero de 2014.
- ^ "IDT, Orange Silicon Valley, NVIDIA aceleran el avance de la informática con clústeres basados en RapidIO ideales para juegos, análisis" . businesswire.com .
- ^ "Prodrive Technologies lanza PRSB-760G2 para grandes redes RapidIO - Prodrive Technologies" . prodrive-technologies.com . 2 de marzo de 2015.
- ^ Patrick Collier (14 de octubre de 2013). "Estándar de interconexión espacial de próxima generación (NGSIS): un enfoque de estándares abiertos modulares para interconexiones de alto rendimiento para el espacio" (PDF) . Conferencia Reinventando el Espacio. pag. 5 . Consultado el 9 de octubre de 2014 .
- ^ "Hoja de ruta de RapidIO" . www.rapidio.com . Asociación Comercial RapidIO. 10 de junio de 2012. p. 4 . Consultado el 9 de octubre de 2014 .
- ^ "Descripción general de SpaceFibre" (PDF) . STAR-Dundee. Archivado desde el original (PDF) el 22 de octubre de 2014 . Consultado el 21 de octubre de 2014 .
enlaces externos
- RapidIO (hogar).
- Especificaciones (edición actual), RapidIO.
- RapidIO , núcleos abiertos.