V850 es el nombre comercial de una arquitectura de CPU RISC de 32 bits de Renesas Electronics para microcontroladores integrados , introducida a principios de la década de 1990 por NEC y que aún se está desarrollando a partir de 2018.
Información general | |
---|---|
Lanzado | 1994 |
Interrumpido | Actual |
Fabricante (s) común (es) |
|
Actuación | |
Max. Frecuencia de reloj de la CPU | 32 kHz a 320 MHz |
Ancho de datos | 32 |
Ancho de la dirección | 32 |
Cache | |
Caché L1 | configurable |
Arquitectura y clasificación | |
Solicitud | Embebido, Equipo móvil, Aire acondicionado, Automotriz |
Min. tamaño de la característica | 0,8 μm a 40 nm |
Microarquitectura | V810 (1991), V850 (1994), V850E (1996), V850E1 (1999), V850ES (2002), V850E2 (2004), V850E1F (2005), V850E2v2 ( FIX ME ), V850E2v3 (2009), V850E2v4 (2010) , V850E2v3S (2011), V850E3v5 (2014) |
Conjunto de instrucciones | Serie V800 |
Instrucciones | v850: 74 v850e: 81 v850e1: 80 (83) v850e1f: 96 v850e2: 89 v850e2v3: 98 V850e3v5: FIX ME |
Extensiones |
|
Especificaciones físicas | |
Núcleos |
|
Productos, modelos, variantes | |
Nombre (s) de código de producto |
|
Variante (s) |
|
Historia | |
Predecesor | Núcleo CISC "V80" |
La familia V850 ha sido desarrollada por muchas extensiones de microarquitectura hasta el día de hoy, pero todas las extensiones tienen compatibilidad retroactiva de programas a nivel de código binario a lo largo de un cuarto de siglo. Su base son 32 registros de uso general de 32 bits con arquitectura de carga / almacenamiento . Tiene una alta eficiencia de código porque la mayoría de las instrucciones que se utilizan con frecuencia se asignan a media palabra de 16 bits.
En su etapa anterior, se centró principalmente en el consumo de energía ultrabajo , como 0,5 mW / MIPS . El V850 se ha utilizado ampliamente en una variedad de aplicaciones que incluyen: unidades de disco óptico , unidades de disco duro , teléfonos móviles , audio para automóviles y compresores inverter para acondicionadores de aire . Pero hoy en día, las nuevas microarquitecturas apuntan principalmente a un alto rendimiento y una alta confiabilidad con un mecanismo redundante de doble bloqueo para la industria automotriz . Hoy en día, la familia V850 y la familia RH850 se utilizan de manera integral en un automóvil.
Descripción general
V850 es el nombre comercial de una arquitectura de CPU RISC de 32 bits para microcontroladores integrados de Renesas Electronics Corporation . Originalmente fue desarrollado y fabricado por NEC Corporation a principios de la década de 1990 [1] [2] ( la marca de derechos de autor del microcódigo en el paquete muestra © 1991) como una rama de la serie V800 [3] : 97, PDF103 y aún se está desarrollando hasta hoy. [4]
Su arquitectura base es reemplazada por las variantes de la familia V850 denominadas V850E, V850E1, V850ES, [5] V850E1F, V850E2, V850E2M, V850E2S y los núcleos de CPU de la familia RH850 (V850E2M, V850E2S y V850E3).
Muchos compiladores y depuradores están disponibles en varios proveedores de herramientas de desarrollo .
Los proveedores de compiladores proporcionan sistemas operativos en tiempo real .
Muchos proveedores proporcionan emuladores en circuito (ICE). Están disponibles el tipo basado en pod de prueba heredado, el JTAG basado en la interfaz N-Wire con el tipo N-trace y la interfaz Nexus con el tipo Aurora Trace.
Sistemas de aplicación
El primer núcleo de CPU V850 se utilizó para muchas unidades de DVD fabricadas por NEC Corporation , luego Sony Optiarc . [6] [7] NEC Electronics (actualmente Renesas Electronics ) desarrolló de forma intensiva productos estándar específicos para aplicaciones (ASSP) para unidades de disco óptico denominados Serie SCOMBO® . [8] [9] Esta primera generación de núcleo de procesador también se usó para unidades de disco duro fabricadas por Quantum Corporation (ver foto).
La línea de productos V850 / xxn , que comenzó con V850 / SA1 [10] y V850 / SV1 [11], expandió su aplicación a productos de potencia ultra baja como las " videocámaras prácticas ". Tiene amplificador de oscilador interno principal y secundario que trabaja de 1.8 V a 3.6 V con resonador externo , como cristal y cerámica . [10] El modo STOP de software, cuyo temporizador de reloj interno funciona con un suboscilador de 32,768 kHz, consume normalmente solo 8 μA de corriente eléctrica . [12] [13] NEC también lanzó V850 / SB1 [14] para audio de automóvil con controlador IEBus en 1998, que es de potencia ultrabaja (3,6 mW a 5 V / MIPS) y ruido ultrabajo ( EMI / EMS) 5 V producto. [15] Y V850 / SC1 [16] también era para "car audio" . [17] Esta expansión estratégica de la línea de productos logró aumentar el número de dispositivos vendidos.
Esta primera generación de núcleo V850 también se utiliza para algunos teléfonos móviles de NEC. [18] También se utiliza para la CPU de host programable de algunos módulos de módem embebidos " GSM / GPRS con GPS " de factor de forma pequeño . [19]
En la siguiente fase, NEC apuntó a la industria automotriz con un controlador de bus CAN en V850 [20] como V850 / SF1 por fin. [21] La industria automotriz se convirtió más tarde en el principal objetivo de V850 y RH850.
El núcleo del V850E apuntaba a SoC, así como a productos estándar, [22] [23] utilizados para algunos teléfonos móviles domésticos japoneses , incluidos Sony Mobile y NEC. [24] [25] [26] [27] [28] V850E y V850ES también se utilizan para compresores inverter de aire acondicionado . [29] [30] [31] [32] En esta etapa, uno de los mercados masivos era el audio para automóviles. [33] El núcleo del V850ES sucedió a la línea de productos integrados de bajo consumo, [34] que es compatible con ISA con el V850E . NEC Electronics (actualmente, Renesas Electronics) adopta el núcleo de CPU V850 para sus controladores " USB 3.0 ". [35] : 11
Alrededor de 2005, se había iniciado un estudio de viabilidad para el controlador " FlexRay " en la plataforma V850E en varias empresas. Yokogawa Digital Computer (actualmente DTS INSIGHT) desarrolló una placa de evaluación denominada GT200 ; con un V850E / IA1 y un FPGA , que emplea el controlador " FlexRay " desarrollado por Bosch . [36] : 78, PDF80
El núcleo del V850E2 se centró principalmente en las áreas de automoción, [37] pero también se utilizó para los teléfonos móviles de NEC . [38]
La línea actual de la familia V850 (incluida la familia Renesas RH850, basada en el núcleo V850E3 , a partir de 2018) cubre principalmente aplicaciones automotrices, así como MCU específicas de "conectividad entre equipos" y "control de motores". La familia V850 (basada en núcleos V850E , V850ES y V850E2 ) y la familia RH850 (basada en el núcleo V850E3 , a partir de 2018) se utilizan en la industria automotriz de manera integral. [39] [40]
Estrategia de marca
El V850 es una marca comercial, pero no una marca comercial registrada. [41] NEC lo aplicó una vez a la Oficina de Patentes de Japón , pero fue rechazado para su registro, [42] [43] ya que era una extensión natural del número de serie. Pero esta acción tiene suficiente efecto para evitar que otras personas u organizaciones la registren como marca registrada. Además, Renesas (anteriormente NEC) ha estado utilizando la marca comercial de tipo V850X / xxn, como V850E / MA1, durante más de 20 años, porque la combinación de 1 alfabeto con 2 cadenas numéricas no se puede otorgar como marca "registrada". Por lo tanto, es de uso gratuito sin ningún registro y nadie puede culparlo.
Una excepción es V850E / PHO3 (PHOENIX 3 o PHOENIX-FS) . [44] : 3 [45] : 33 Otro uso de PHOENIX 3 de Renesas Electronics es el COOL PHOENIX 3 , que emplea el núcleo ARM Cortex-M0 . [46] Por cierto, "PHOENIX 3®" es el nombre de marca registrada de The 3DO Company como USPTO Reg. 2.009.119. [47]
De acuerdo con la documentación actual de Renesas Electronics, al menos las siguientes cadenas se insisten como su marca registrada. "Serie V800", "Familia V850", "V850 / SA1", "V850 / SB1", "V850 / SB2", "V850 / SF1", "V850 / SV1", "V850E / MA1," "V850E / MA2 , "" V850E / IA1 "," V850E / IA2 "," V850E / MS1 "," V850E / MS2 "," V851 "," V852 "," V853 "," V854 "," V850 "," V850E ", y "V850ES". [41] [48]
Debido a que la marca comercial V850 se ha utilizado durante más de 20 años, la mayoría de la gente no sabe que la familia RH850 se basa en una extensión de la arquitectura del conjunto de instrucciones V850 y tiene compatibilidad con versiones anteriores de V850, V850E, V850ES y V850E2. El RH850 está pensado como una nueva cara sin los enormes activos de software heredados del V850. [49] [50]
Arquitectura
Arquitectura básica
La base de V810 y V850 es una arquitectura típica de carga / almacenamiento basada en registros de uso general . [51] : 4 Tienen 32 registros de propósito general de 32 bits, y R0 se fija como Registro cero que siempre contiene cero. En V850, SLD / SST utiliza implícitamente R30 ; Instrucciones de carga / almacenamiento de formato corto de 16 bits como puntero de elemento (ep) , cuyo modo de direccionamiento comprende el registro de direcciones base ep y los desplazamientos de operandos inmediatos. En V850E o microarquitecturas posteriores , R3 también se usa implícitamente en PREPARE / DISPOSE ; llamar a las instrucciones de creación y desenrollado de marcos de pila , como puntero de pila . La convención de llamadas de los compiladores también usa R3 como puntero de pila.
V850 original tiene 5 etapas sencillas 1-reloj de paso de tuberías arquitectura . [48] : 114–126 Éstas son las características importantes de RISC; Computadoras con conjunto de instrucciones reducido . Pero el tamaño del código objeto es aproximadamente la mitad del de MIPS R3000 . [51] : 5 porque V810 y V850 adoptaron el formato de instrucción de longitud de formulario bidireccional de 16 bits y 32 bits respectivamente, [48] : 38–40 [51] : 17 [52] : 29–30 y la mayoría de las veces las instrucciones utilizadas se mapean en media palabra de 16 bits. En otras palabras, el ancho del bus externo de 16 bits es relativamente suficiente para proporcionar instrucciones de forma continua sin que la tubería se atasque, lo que permite un bajo consumo de energía en la placa de aplicación y es adecuado para equipos móviles. Este concepto es similar a las arquitecturas de conjuntos de instrucciones SH , ARM Thumb y MIPS16 de Renesas (antes, Hitachi) . [53] : 4
Además, la implementación del conjunto de instrucciones se selecciona con cautela. Por ejemplo, la llamada de función con la instrucción Jump y (Register) Link , [48] : 61 [51] : 20 [52] : 64 que guarda la próxima PC en un registro (fijada a R31 en V810), también es una técnica RISC para reducir el número de instrucciones. El retorno de la función se puede realizar mediante la instrucción jmp [Rn] ( jmp [R31] en V810). [48] : 61 [51] : 23 [52] : 65 Los procesadores CISC típicos utilizan instrucciones de llamada y devolución y colocan la siguiente PC en su área de memoria de pila .
Pero V810 y V850 tienen algunas diferencias de microarquitectura . V810 adopta el método de operación de microprograma para algunas instrucciones; operaciones aritméticas de coma flotante y cadenas de bits , mientras que V850 es un método de control cableado al cien por cien . Como resultado, por ejemplo, el primer V850 no tiene conjuntos de instrucciones de manipulación de bits y aritmética de coma flotante ; incluyendo el "buscar primero uno / cero" (búsqueda 1/0; SCH1x / SCH0x ) , excepto para "establecer / clr / negar un bit" ( SET1 / CLR1 / NOT1 ). Esos conjuntos de instrucciones extendidos se reviven en las extensiones V850E2x.
Aunque la serie V800 adopta una arquitectura de conjunto de instrucciones RISC , su lenguaje ensamblador es fácil de codificar a mano . Adoptan una arquitectura sencilla de carga / almacenamiento . [51] : 4 Además, se implementa el mecanismo de " interbloqueo " tanto para los peligros de datos como para los peligros de las ramas , [51] : 33–35 en otras palabras, el programador en lenguaje ensamblador no necesita considerar ranuras de retardo . 32 registros de propósito general brindan flexibilidad para los usuarios de lenguaje ensamblador . La mezcla de códigos ensamblados a mano y códigos compilados en lenguaje C está disponible mediante el uso de opciones del compilador, como "-mno-app-regs" en Gnu Compiler Collection . [54]
Es una lástima que la instrucción IN del V810 se elimine del primer V850, lo que permite la carga sin firmar de las E / S asignadas en memoria . [51] : 22 [52] : 63
La discusión detallada está disponible en algunas revistas antiguas. [55] [56]
El propósito principal de la modificación de V810 a V850 es la aritmética de saturación debido a la solicitud de los clientes [ cita requerida ] .
Extensión de microarquitectura
La serie V850 repitió muchas extensiones de microarquitectura , pero todas las extensiones tienen compatibilidad con versiones anteriores . [57] En otras palabras, todos los activos de software binarios antiguos, incluidos los escritos hace un cuarto de siglo, funcionan en cada núcleo nuevo. Además, cada microarquitectura tiene variantes de implementación de circuitos y variantes de tecnología de procesos de fabricación a lo largo de un cuarto de siglo.
En 1996, se anunció el V853 como el primer microcontrolador RISC de 32 bits con memoria flash integrada . [58] Pero su número máximo de ciclos de "borrar y escribir" fue de 16 recuentos. [59] : 37
En 1998, NEC comenzó estratégicamente a expandir la línea de productos V850 tanto en el negocio estándar y ASSP como en el negocio ASIC y SoC . [60]
La primera generación de V850 no tiene instrucciones de carga sin firmar , que se eliminó de V810 (como IN.H e IN.B ), luego se agregó nuevamente como LD.HU y LD.BU en la segunda generación; Serie V850E (V850E1). Además, el V850E tiene algunas otras extensiones CISCy fáciles de usar , como "tabla de llamadas", "cambiar" y "preparar / eliminar". [61] : 217
En 2001, NEC lanzó el núcleo V850ES, que es una serie de energía ultrabaja, pero es compatible con ISA con V850E. [62]
Alrededor de 2001, el núcleo IP de Java Acceleration para V850 parecía ser proporcionado a algunos clientes como SoC, [63] pero la información detallada sólo se encuentra en algunas patentes. [64] [65]
En 2005, NEC Electronics presentó el núcleo V850E2 como línea de productos V850E2 / ME3 con arquitectura súper escalar . [66]
En 2009, NEC Electronics presentó el V850E2M como de doble núcleo con 2,56 MIPS / MHz y 1,5 mW / MIPS. [67]
En 2011, Renesas reveló la extensión SIMD para V850 como V850E2H . [57] [68] En cuanto a la extensión SIMD, se realizaron algunos estudios académicos. [69] Pero la documentación arquitectónica de esta última línea de productos se divulga únicamente a los clientes de la industria automotriz. No se puede encontrar en el sitio web de Renesas. [70] Su nombre parece haber cambiado a V850E3 o G3H . La única forma de conocer su conjunto de instrucciones es hacer " ingeniería inversa " de la Colección de compiladores GNU .
El consumo de energía
La arquitectura original de la CPU V810 y V850 está diseñada para aplicaciones de energía ultrabaja.
La descripción detallada del V810 se describe en algunas revistas. [71] [72]
Según la documentación de Renesas, el consumo de energía de la implementación de V850ES / Jx3-L es aproximadamente el 70% de ARM Cortex-M3. [5] : 14,15
El V810 opera desde 2,2 V a 5,5 V con un proceso de fabricación de 5 V 0,8 μm (CZ4), [73] cuya disipación de potencia con Dhrystone MIPS es de 500 mW con 15MIPS y 40 mW con 6 MIPS a 5 V y 2,2 V, respectivamente. Es uno de los productos de microcontroladores de 32 bits de menor consumo de energía a principios de la década de 1990. Esta especificación se puede lograr tanto mediante una arquitectura de conjunto de instrucciones bien considerada como mediante una microarquitectura de canalización de paso de 1 reloj de 5 etapas ajustada con precisión , ambos son el beneficio de la función RISC simplificada .
Este ADN de potencia ultrabaja es reemplazado por la línea de productos V850 / Sxn, que siguen vivos en la producción en masa durante más de 20 años. La mayoría de ellos se producen con un proceso de fabricación de 3.3 V con 0.35μm (UC1), cuyo núcleo de CPU está sintonizado con precisión para operar de 1.8 V a 3.6 V, trabajando a 32.768 kHz (sub-osc.) A 16.78 MHz (main-osc. ) con amplificador de oscilador interno más resonador externo (cristal o cerámica ). [10] Su disipación de potencia es de 2,7 mW / MIPS para 3,3 V 0,35 m (UC1) proceso de fabricación , y 3,6 mW / MIPS para 5 V 0,35 m (CZ6) proceso de fabricación . El modo de espera "Software STOP" para la versión ROM de máscara de V850 / SA1, cuyo temporizador de reloj interno funciona a 3,3 V con un suboscilador de 32,768 kHz (I DD6 ), consume normalmente sólo 8 μA de corriente eléctrica . Y, el modo de funcionamiento normal de Subclock a 3,3 V con 32,768 kHz consume 40 μA normalmente, 140 μA como máximo. (I DD5 ) [74] : 440, IDD5 [13] Su corriente de funcionamiento típica de CPU de 1,8 V a 32,768 kHz podría ser 22 μA (40 μA ÷ 3,3 V × 1,8 V), cuya disipación de potencia debería ser 40 μW. Corresponde a 1.0 mW / MIPS (40 μW ÷ 0.032768 MHz ÷ 1.15 DMIPS / MHz ÷ 1000). La línea de productos V850 / Sxn también está ajustada para un bajo nivel de ruido tanto con EMI como con EMS . Especialmente, V850 / SB1 y SB2 están especialmente sintonizados para bajo ruido EMI con regulador de voltaje interno de 5 V, lo que permite una alta sensibilidad de recepción de RF para la radio del automóvil. [75] : 41–44
En 2011, NEC lanzó la serie de microarquitectura V850ES de potencia ultrabaja de tercera generación , que insiste 1,43 mW / MIPS en un rango de voltaje de funcionamiento de 2,2 V a 2,7 V, [62] pero esta primera implementación de la microarquitectura V850ES parece estar incompleta en comparación con la posterior. generaciones de la misma arquitectura. Su modo de espera "Sub-IDLE" para la versión ROM de máscara de V850ES / SA2 y V850ES / SA3, esos RTC internos operan a 2.5 V con un suboscilador de 32.768 kHz (I DD6 ), consumen típicamente solo 5 μA de corriente eléctrica. Pero, el modo de operación normal de Subclock a 2.5 V con 32.768 kHz consume 40 μA típicamente, 100 μA como máximo. [76] : 509 Su corriente de funcionamiento típica de CPU de 2,2 V a 32,768 kHz podría ser 31 μA (40 μA ÷ 2,5 V × 2,2 V), cuya disipación de potencia debería ser 68 μW. Es aproximadamente 1,7 veces mayor que el V850 / SA1. Corresponde a 1,6 mW / MIPS (68 μW ÷ 0,032768 MHz ÷ 1,3 DMIPS / MHz ÷ 1000).
La línea de productos V850ES / JG3-L tiene variantes de potencia ultrabaja, denominadas μPD70F3792, 793 y μPD70F3841, 842. Pueden funcionar de 2,0 V a 3,6 V con una corriente eléctrica típica de 18 μA a 32,768 kHz, [77] : 1002, 1041 que debe ser de 22 μW a 2,0 V (18 μA × 2,0 V ÷ 3,3 V × 2,0 V). Corresponde a 0,52 mW / MIPS (22 μW ÷ 0,032768 MHz ÷ 1,3 DMIPS / MHz ÷ 1000). Además, su modo inactivo de reloj secundario, con reloj temporizador, el consumo de energía debe ser típicamente de 3.4 μW a 1.8 V (3.5 μA ÷ 3.3 V × 1.8 V × 1.8 V). [77] : 1002, 1041
El consumo de energía del núcleo NA85E2 (V850E2) es mucho mayor en comparación con el núcleo NU85E (V850E1) en el mismo proceso de fabricación CB-12L (UX4L) [73] [78] . La razón es que el núcleo V850E2x tiene un bus de captación previa de instrucciones de 128 bits y una pluralidad de colas de captación previa de instrucciones , [79] : 16 mientras que la longitud promedio de instrucción de la serie V800 es de casi 16 bits. [51] : 17 Significa que es posible que se obtengan 16 instrucciones de la memoria a la vez, luego la memoria y los circuitos del precapturador descansan de 3 a 7 ciclos para la arquitectura superescalar de doble canalización . Esta brecha aumenta las diferencias de amplitud de la corriente eléctrica. Además, la corriente eléctrica máxima excede la tolerancia de los estabilizadores de voltaje de los dispositivos móviles . En cuanto al núcleo de la CPU V850E2M, se presenta públicamente como 1,5 mW / MIPS, 3 veces más que las generaciones anteriores, aunque debería tener las ventajas de las nuevas tecnologías de proceso de fabricación . [67] Algunos equipos móviles evitan el uso de la ejecución de instrucción dual ( superescalar de tubería dual ), en otras palabras, adoptan la configuración de ejecución de instrucción única (tubería única) para reducir las diferencias de amplitud de la corriente eléctrica.
Metodología de desarrollo
Debido a que la familia V850 [48] : 16 se desarrolló como una rama de la serie V800, [3] : 97, PDF103, la arquitectura básica de la CPU se hereda de V810. [81] La arquitectura del conjunto de instrucciones del primer V850 se modifica drásticamente con respecto a la del V810, pero la diferencia está dentro de un nivel de parche desde el punto de vista de la colección de compiladores GNU . [82] El objetivo principal de este cambio es implementar la aritmética de saturación a petición de los clientes.
La metodología de diseño detallada del V810 se describe en una revista. [83] V850 utiliza estos activos de diseño. Pero la lógica de la ruta de datos se cambió de lógica dinámica a lógica estática, para habilitar el modo de operación de frecuencia de reloj en tiempo real de 32,768 kHz .
El " diseño de arquitectura de CPU " de nivel de transferencia de registro del V810 se desarrolla con el lenguaje de descripción funcional (FDL) [84] [85] [86] en el software Falcon Simulator , que son las herramientas CAD internas de NEC . Esta metodología es la misma que la de NEC V60 . [87] A finales de la década de 1980, Cadence Design Systems aún no ha adquirido el Verilog HDL . [88] El FDL se había utilizado hasta mediados de la década de 2000 y también se utilizó para el desarrollo de la supercomputadora de NEC ; llamado Earth Simulator . [89]
La diferencia con V60 es que el diagrama de circuito se escribió con un editor de esquemas , no de Calma , sino de Mentor Graphics llamado NETED , [90] una parte del producto Design Architect [91] [92] en la estación de trabajo de Apollo Computer , que es el editor de esquemas más importante en ese momento. [93] Se permitió generar netlists , tales como EDIF y SPICE , para LVS programa como de cadencia Drácula productos, y NEC de en-casa y Zycad lista de conexiones para la simulación lógica . Más tarde, este diagrama de circuito de NETED pudo generar netlist Verilog HDL a nivel de puerta para V850.
La mayor parte de la lista de redes FDL de nivel de transferencia de registro se tradujo a mano al esquema de nivel de puerta , porque la síntesis lógica aún no tiene un uso práctico en ese momento. El FDL se dividió en ruta de datos y lógica aleatoria con precisión. Para la parte de la ruta de datos , el diagrama de circuito a nivel de puerta habilitó ilustraciones repetidas manualmente . Por otro lado, para la parte lógica aleatoria , se intentó utilizar la síntesis lógica para generar esquemas a nivel de puerta , pero era aproximadamente el 10% del circuito total.
Además, la verificación formal tampoco tiene que ser un uso práctico todavía, lo que significa que se requiere una prueba de regresión completa mediante simulación lógica dinámica para que la lista de conexiones a nivel de puerta se compare con la de RTL . Para la simulación lógica a nivel de puerta , generalmente se usa la herramienta CAD interna de NEC llamada V-SIM . [94] Pero a veces se utiliza un emulador de hardware , como el acelerador de simulación Zycad LE , [95] para este propósito. (Consulte :. [96] : 13 En este material, el rendimiento de Zycad LE se compara con el HAL de NEC , pero la década de diseño inicial es diferente. [97] )
Tabla de códigos de operación de instrucciones
Cada tabla de código de operación (código de operación) es del Manual del usuario: Arquitectura (consulte los enlaces externos ).
V810 (obsoleto)
- Códigos de operación del primer mapa
- Todo el código de operación (código de operación) de la operación de control cableado se cierra dentro de la primera media palabra de 16 bits , más precisamente, los primeros 7 bits de MSB . Una estructura ROM de 64 palabras de profundidad con tabla de códigos de condición de rama es suficiente para decodificar hardware . Si se requiere un operando literal de 16 bits , se ubica en la segunda media palabra. Operaciones de control de microprogramas ; Las cadenas de bits y las instrucciones aritméticas de coma flotante también se encuentran en la segunda media palabra de 16 bits. Como resultado, todas las instrucciones adquieren una longitud de formulario de 2 vías de 16 bits y 32 bits. La E / S mapeada en memoria de forma de carga no firmada se implementa como instrucción In . Las instrucciones aritméticas y lógicas no son completas, pero sí relativamente ortogonales .
- V810 no tiene instrucciones aritméticas de saturación , pero 1 instrucción adicional en formato II, como SAT que verifica banderas ( Overflow , Sign , Zero y Half-word ) y reescribe el registro especificado, podría ser suficiente tanto para firmado como sin firmar, y para palabra y media palabra, operaciones aritméticas.
Bit [12:10]
[15:13, 9]000 001 010 011 100 101 110 111 Formato 000 X MOV AGREGAR SUB CMP SHL SHR JMP SAR Yo (r, r) 001 X MUL DIV MULU DIVU O Y XOR NO 010 X MOV AGREGAR SETF CMP SHL SHR SAR II (imm5, r) 011 X TRAMPA RETI DETENER LDSR STSR Bit str.
100
0100 1Segundo III (disp9) BV BZ / BE BN (BS) BLT BNV BNZ / BNE BP (BNS) BGE BC / BL BNH BR BLE BNC / BNL BH NOP BGT 101 X MUEVE UN ADDI JR JAL O YO Y YO XORI MOVHI IV / V 110 X LD.B LD.H LD.W ST.B ST.H ST.W VI (disp16 [R], r) 111 X IN.B IN.H CAXI EN W FUERA.B FUERA. H Flotador FUERA.W VI / VII
- "NOP" es un alias de "Non-BR".
V850 (1.a generación)
- Códigos de operación del primer mapa
Bit [7: 5]
[10: 8]000 001 010 011 100 101 110 111 Formato 000 MOV NO DIVH JMP SATSUBR SATSUB SATADD MULH Yo (r, r) 001 O XOR Y TST SUBR SUB AGREGAR CMP 010 MOV SATADD AGREGAR CMP SHR SAR SHL MULH II (imm5, r) 011 SLD.B SST.B IV (disp7 [ep], r) 100 SLD.H SST.H IV (disp8 [ep], r) 101 Bit [0] SLD.W / SST.W Bit [3: 0] Bcond IV / III 110 ADDI MUEVE UN MOVHI SATSUBI O YO XORI Y YO MULHI VI (disp16 [R], r) 111 LD.B Segundo mapa ST.B Segundo mapa JARL Bit [15:14]
SET1 / NOT1
/ CLR1 / TST1Segunda
extensión de mapaV / VII / VIII
- "NOP" es un alias de "MOV R0, R0".
- Códigos de operación del segundo mapa
Bit [23:21] 000 001 010 011 100 101 110 111 Formato [dieciséis] Primer bit de mapa [10: 5] = 111001 0 LD.H VII 1 ST.H VII [dieciséis] Primer bit de mapa [10: 5] = 111011 0 LD.W VII 1 ST.W VII [26:24] Primer bit de mapa [10: 5] = 111111 000 SETF LDSR STSR indef SHR SAR SHL indef IX (R, r) 001 TRAMPA DETENER RETI 1er
bit de mapa [15:13]
EI / DI
undefInstrucción ilegal X 01X Instrucción ilegal - 1XX Instrucción ilegal -
V850E / E1 / ES
- Códigos de operación del primer mapa
Bit [7: 5]
[10: 8]000 001 010 011 100 101 110 111 Formato 000 - † NO CAMBIAR JMP ZXB SXB ZXH SXH Yo (R, r0) MOV DBTRAP Bit [4]
SLD.BU
/SLD.HUSATSUBR SATSUB SATADD MULH Yo (R0, r31) / IV indef I (R0, r) / IV DIVH I (R, r) / IV 001 O XOR Y TST SUBR SUB AGREGAR CMP Yo (r, r) 010 LLAME AGREGAR CMP SHR SAR SHL indef II (imm5, r0) MOV SATADD MULH II (imm5, r) 011 SLD.B SST.B IV (disp7 [ep], r) 100 SLD.H SST.H IV (disp8 [ep], r) 101 Bit [0] SLD.W / SST.W Bit [3: 0] Bcond IV / III (disp9) 110 ADDI Bit [15:11]
MOV (r = 0)Bit [15:11]
DISPOSE (r = 0)O YO XORI Y YO Bit [15:11]
indefVI (imm16, R, r)
/ VI (imm32, R)
/ XIIIMUEVE UN MOVHI STASUBI MULHI 111 LD.B Segundo mapa ST.B Segundo mapa Bit [15:14]
SET1 / NOT1
/ CLR1 / TST1Segundo mapa VII (disp16 [R], r)
/ VIII (imm3, disp16 [R])
- †: "NOP" es un alias de "MOV R0, R0".
- Códigos de operación del segundo mapa
Bit [23:21]
[16, 26:24]000 001 010 011 100 101 110 111 Formato Primer bit de mapa [10: 5] = 111001 0 XXX LD.H VII (disp16 [R], r) 1 XXX ST.H Primer bit de mapa [10: 5] = 111011 0 XXX LD.W VII (disp16 [R], r) 1 XXX ST.W 1er bit de mapa [10: 5] = 11110X 0 XXX 1er bit de mapa [15:11] JR (r = 0) / JARL (r ≠ 0) V (disp22) 1 XXX 1er bit de mapa [15:11] PREPARE (r = 0) / LD.BU XIII / VII (disp16 [R], r) Primer bit de mapa [10: 5] = 111111 0 000 SETF LDSR STSR indef SHR SAR SHL Bit [18:17]
SET1 / NOT1
CLR1 / TST1IX (R, r)
IX (R, [r])001 TRAMPA DETENER Bit [18:17]
RETI
/ CTRET
/ DBRET / undef1er
bit de mapa [15:11]
EI / DI
undefindef X 0 010 SASF Bit [17]
MUL (R, r, w)
/ MULU (R, r, w)Bit [17]
MUL (imm9, r, w)
/ MULU (imm9, r, w)Bit [17]
DIVH (R, r, w)
/ DIVHU (R, r, W)Bit [17]
DIV (R, r, w)
/ DIVU (R, r, w)IX (R, r)
/ XI (R, r, w)
/ XII (imm9, r, w)0 011 CMOV (imm5, r, w) CMOV (R, r, w) Bit [18:17]
BSW / BSH
HSW / undefindef Instrucción ilegal XI (c, R, r, w)
/ XII (c, imm5, r, w)0 10X Instrucción ilegal 1 XXX LD.HU VII (disp16 [R], r)
Lista de núcleos de CPU de la serie V800
Núcleo de la CPU | Variantes de producto | Opciones de segmentación de GCC [98] | Observaciones |
---|---|---|---|
V810 [1] (1991) | Familia V810 (V810, V805 V820, V821 [99] ) | Se requiere parche para revertir. [82] Disponible en Planet Virtual Boy. GCC llamado gccVB. | Productos obsoletos. Carga firmada y sin firmar. flotador codificado ( simple ) [100] tubería de 5 etapas. [101] 6,7 mW / MIPS (producto de 5 V) |
V810 (1997) | Familia V830 (V830 - V832 [102] ) | ídem | Productos obsoletos. Productos de alta calidad. Extensión multimedia. |
V850 (1994) | V850 Familia iniciada V851 - V852 [103] V853, [58] [104] [105] V854 | ninguno o -mv850 | Productos obsoletos. Tubería de 5 etapas. 4,4 mW / MIPS (producto de 5 V) |
V850 (1997) | V850 / xxn (por ejemplo, V850 / SA1) | ninguno o -mv850 | No para nuevos desarrollos. Carga firmada. 1,15 Dhrystone MIPS / MHz Productos de potencia ultrabaja. 3,6 mW / MIPS (producto de 5 V) 2,7 mW / MIPS (producto de 3,3 V ) 1,0 mW / MIPS (1,8 V sub-operativo) |
V850E (1996) | V850E / MS1, [106] [107] V850E / MS2 | -mv850e | No para nuevos desarrollos. Carga firmada y sin firmar. 1.3 Productos estándar Dhrystone MIPS / MHz . |
V850E1 (1999) | V850E / xxn (por ejemplo, V850E / MA1 [22] ) NB85E SoC core [108] [109] NU85E SoC core [108] [109] (el mejor celular de Sony y NEC). | -mv850e1 o -mv850es | Carga firmada y sin firmar. N-Wire y N-Trace. Productos estándar. Productos SoC. |
V850ES (2002) | V850ES / xxn (-x) (por ejemplo, V850ES / SA2) | -mv850es o -mv850e1 | Carga firmada y sin firmar. Productos de potencia ultrabaja. 1,43 mW / MIPS (producto de 2,5 V) 0,52 mW / MIPS (2,0 V sub- operativo) Se solicita el cambio a V850E2S. |
V850E1F (2005) | V850E / PH2, V850E / PH3 V850E / PHO3 | Se requiere parche (tal vez). | Flotador H / W (precisión simple) . |
V850E2 (2004) | V850E2 / ME3 NA85E2 SoC core [108] [110] (celular de larga duración de NEC. Establece la vida = 2004-2012). | -mv850e2 | No para nuevos desarrollos. Muchas erratas pero aún con vida. Insn individual. ejecutando. (Erratas de doble ejecución). Pipeline de 7 etapas. Flotador S / W. Productos estándar. Productos SoC. |
V850E2 (v2) () | V850E2 / xxn (p. Ej., FIX ME) NB85E2 SoC core [108] [110] [111] | -mv850e2 | Errata limpiado. Ejecución de instrucción dual. Tubería de 7 etapas. Flotador S / W. Productos estándar. Productos SoC. |
V850E2M (2009) G3 | V850E2 / xxn (p. Ej., V850E2 / FG4) RH850 / nxn | -mv850e2v3 y -msoft-float | Flotador S / W. Ejecución de instrucción dual. Tubería de 7 etapas. 2.56 Dhrystone MIPS / MHz 1.5 mW / MIPS Soporte para múltiples núcleos de CPU. Protección de la memoria. |
V850E2R (2010) G3R | V850E2 / xxn (p. Ej., V850E2 / MN4) RH850 / nxn | -mv850e2v3 | Flotador H / W (doble precisión) . Ejecución de instrucción dual. Tubería de 7 etapas. 2.56 Dhrystone MIPS / MHz Soporte de múltiples núcleos de CPU. Protección de la memoria. |
V850E2S (2011) G3K | V850E2 / xxn (-x) (por ejemplo, V850E2 / Jx4-L) (por ejemplo, V850E2 / Fx4-L) RH850xnx | -mv850e2v3 y ‑msoft ‑ float | Flotador S / W. Tubería de 5 etapas. 1.9 Dhrystone MIPS / MHz Soporte para múltiples núcleos de CPU. Protección de la memoria. Potencia ultrabaja. Productos estándar. Compatibilidad de pin V850ES / xxn. Productos de automoción. Cambio a RH850 solicitado. |
V850E2H (2010) [112] V850E3 (2014) G3M G3MH, G3KH | RH850 / xnx (por ejemplo, RH850 / C1H) | -mv850e2v4 y ‑mloop o -mv850e3v5 y ‑mloop | Extensión SIMD. Carga / almacenamiento múltiple de 64 bits. Extensión de bucle. Flotador H / W (doble precisión) . Protección de la memoria. Soporte para múltiples núcleos de CPU. Productos de automoción. |
[99] [102] [106] [107] [1] [101] [82] [103] [104] [105] [108] [112]
Soluciones SoC
Núcleos IP de SoC
En 1998, NEC comenzó a proporcionar la familia V850 como núcleo ASIC para expandir su negocio ASIC. [113] Además, tanto el núcleo de CPU V850E1 llamado Nx85E [114] [115] como el núcleo de CPU V850E2 llamado Nx85E2 , [116] respectivamente, también se utilizan para expandir su negocio de productos estándar con metodología de diseño ASIC.
Varios SoC utilizan este núcleo. Por ejemplo, en 2003, Dotcast, Inc. usó el núcleo NU85E para un receptor de decodificador de transmisión de datos digital basado en el método dNTSC (datos en video NTSC [117] ). Este núcleo está fabricado con tecnología de proceso CB-10 0.25μm que adopta 5 capas de metal. [118] : 9–10
El núcleo NA85E2C , que se desarrolla en 1,5 V 150 nm CB-12L (UX4L) [73] [78] proceso de fabricación , tiene muchas erratas (apéndice de 4 páginas en el manual de arquitectura preliminar, [119] : 230-233 más 7 páginas más documento de restricciones, [120] siempre que se divulgue en la web). Pero parece no ser una cuestión de usos, porque se trata de un producto de larga duración.
NEC también expandió el núcleo para el proceso de fabricación de CB-130 (UX5) de 130 nm [73] IC de base de celda, pero no está claro. [121] [122]
Una vez se anunció el núcleo Synopsys DesignWare® IP para V850E, [123] pero el soporte quedó obsoleto. [124]
Nombre | Centro | Serie de base celular | Fuente de alimentación | Nodo / puerta L | Fabuloso proc. [73] | Frec. megahercio | Tipo | HIELO | Docs. |
---|---|---|---|---|---|---|---|---|---|
NA851C | V851 | CB-9VX | 3,3 V | 350 nm | UC1 | 33 | Con periférico | [113] [125] | |
NA853C | V853 | CB-9VX | 3,3 V | 350 nm | UC1 | 33 | Con periférico | [113] [126] | |
NA85E | V850E1 | CB-9VX | 3,3 V | 350 nm | UC1 | Núcleo a granel | [114] | ||
NB85E | V850E1 | CB-9VX | 3,3 V | 350 nm | UC1 | 66 | Núcleo a granel | [127] [128] | [113] [115] [129] |
NB85ET | V850E1 | CB-9VX | 3,3 V | 350 nm | UC1 | 66 | con Trace I / F | [127] [128] | [113] [129] |
NB85E | V850E1 | CB-10 | 2,5 V | 250 nm | UC2 | 66 | Núcleo a granel | [127] [128] | [129] |
NB85ET | V850E1 | CB-10 | 2,5 V | 250 nm | UC2 | 66 | con Trace I / F | [127] [128] | [129] |
NU85EA | V850E1 | CB-10VX | 2,5 V | 250 nm | UC2 | 100 | Núcleo a granel | [127] [128] | [129] [130] [131] [132] |
NU85ET | V850E1 | CB-10VX | 2,5 V | 250 nm | UC2 | 100 | con Trace I / F | [127] [128] | [129] [130] [131] [132] |
NDU85ETV14 | V850E1 | CB-12L | 1,5 V | 150 nm / 130 nm | UX4L | con Trace I / F | [127] [128] | [129] [130] [131] | |
NDU85ETVxx | V850E1 | CB-12M | 1,5 V | 150 nm / 130 nm | UX4M | con Trace I / F | [127] [128] | [129] [130] [132] | |
NA85E2C | V850E2 | CB-12L | 1,5 V | 150 nm / 130 nm | UX4L | 200 | con Trace I / F | [110] [133] | [129] [132] |
NB85E2C | V850E2 | CB-12L | 1,5 V | 150 nm / 130 nm | UX4L | 200 | con Trace I / F | [110] [133] | [129] [132] |
V850E2x | CB-130L | 1,2 V | 130 nm / 95 nm | UX5L | [121] [122] | ||||
- | - | CB-90L | 1,2 V | 90 nm / | UX6L | Reemplazado por ARM946. [111] | |||
En casa | V850E2x | UX6LF | 1,2 V | 90 nm / | UX6LF | Renesas solo uso interno ??? | |||
- | - | CB-65L | 1,2 V | 65 nm / | UX7L | Omitido. Reemplazado por ARM1156. [111] | |||
- | - | CB-55L | 1,2 V | 55 nm / 50 nm | UX7LS | Omitido. Reemplazado por ARM Cortex-M3. | |||
- | - | CB-40L | 1,1 V | 40 nm / 40 nm | UX8L | Reemplazado por ARM Cortex-M4. | |||
En casa | V850E3 | RV40F | 1,1 V | 40 nm / 40 nm | RV40F | 320 | Renesas solo uso interno ??? |
Sistemas de creación de prototipos FPGA para SoC
Los sistemas de creación de prototipos FPGA para SoC basados en núcleos V850E1, V850E2 y V850E2M se desarrollaron intensamente para expandir el negocio de SoC . Comprenden una placa LSI (TEG † ) con núcleo de CPU V850 y "complementos FPGA". La mayoría de los productos SoC eran para equipos móviles; porque la disipación de energía de la arquitectura RISC original de la serie V800 fue mucho menor en comparación con CISC . [1] [5] [101] Es la misma lógica que el ARM (que significa Acorn RISC Machine ) arquitectura es ampliamente utilizado para aparatos móviles.
† TEG: Grupo de elementos de prueba
- Renesas (NEC): COREBEST (2001) [135] [136] [137]
- Renesas (NEC): Microssp (2006) [111]
- Renesas (NEC): Emulador híbrido (2007) [138]
- Renesas (NEC): PFESiP® EP1 Evaluation Board (2008) [139]
- Renesas (NEC): PFESiP® EP1 Evaluation Board Lite (2008) [140]
- Renesas (NEC): Placa de evaluación PFESiP® EP3 (2010): Núcleo de CPU V850E2M, máx. Funcionamiento a 266 MHz [141]
- Xylon: LogicBRICS [142] [143]
Confusión estratégica
Alrededor de 2011-2014, Renesas Electronics expandió la línea de productos V850E2 de manera intensiva, [144] [145] pero esta expansión de alto ritmo trajo muchas confusiones. Por ejemplo, ya se ha solicitado que algunos de los productos V850E2 / xxn se reemplacen con RH850 / xnx a partir de 2018. [146] Puede ser, o no, el punto de vista del Programa de longevidad del producto (PLP) . [147]
Además, en 2012, Renesas comenzó a promover intensamente la migración de las líneas de productos V850ES / Jx3 de 10 años de antigüedad a V850E2 / Jx4 de nueva producción, como Ethernet y USB, [148] [149], pero los productos más nuevos no se enumeran en su sitio web a partir de 2018. [39]
Actualmente, Renesas Electronics está diseñando un sistema de bloqueo "dual" , pero su predecesor NEC V60-V80 tenía un mecanismo de bloqueo "modular múltiple" llamado FRM [150], ya sea con retroceso por "reintento" o con avance por "excepción" para cada instrucción detectada de falla hace más de 20 años. Además, NEC V60-V80 tiene varias implementaciones de versiones de productos de puerto UNIX System V , una de las cuales es UNIX RX / UX-832 en tiempo real [151] (aquí, 832 significa μPD70833 (V80), no V832). Su implementación multiprocesador se llama MUSTARD (Un Unix multiprocesador para sistemas embebidos en tiempo real), que trabaja con 8 procesadores como máximo simultáneamente, y su mecanismo de bloqueo se puede configurar dinámicamente. [152] Ahora, ¿dónde están estas tecnologías?
En 2001, tanto NEC Corporation como Synopsys, Inc. anunciaron que acordaron promover el V850E como núcleo IP DesignWare®. [123] [124] Pero a partir de 2018, el V850E no figura en las bibliotecas de DesignWare. [153]
Lucent Technologies y Texas Instruments una vez licenciaron el núcleo de SoC V850 y V850E, respectivamente, [154] [155] [156] [157] pero no se puede encontrar el dispositivo.
Metrowerks una vez desarrolló el compilador CodeWarrior para V850, que fue uno de los principales proveedores de compiladores de V850 en 2006. [158] Pero alrededor de 2010, lo descontinuaron después de la absorción por el sector de semiconductores de Motorola en 1999, Freescale Semiconductor en 2003, actualmente NXP Semiconductors desde 2015.
En 2006, NEC no mostró ninguna hoja de ruta para la familia V850 como núcleos SoC. [111] El núcleo V850E2, desarrollado en 2004, se describe como el último núcleo para SoC. En lugar de eso, NEC introdujo ARM9 (brazo v5) y ARM11 (brazo v6), especialmente para equipos móviles. Pero esta decisión corporativa disminuyó repentinamente tanto la ganancia neta de los dispositivos LSI, debido a los derechos de ARM como a la competencia de precios con otros proveedores de SoC ARM. Los ingresos por ventas de las "soluciones totales V850", como herramientas de desarrollo, SO en tiempo real, paquetes de middleware y emuladores en circuito, también disminuyeron. El número de dispositivos V850 vendidos también se redujo repentinamente porque los equipos móviles eran los principales clientes de los núcleos V850E1 y V850E2 en ese momento. En 2009, NEC Electronics se fusionó con Renesas Technology Corp. [159]
En 2008, KMC (Kyoto Mictocomputer), que es uno de los principales y primeros proveedores de emuladores en circuito para la familia V850, anunció la actualización de exeGCC de Rel. 3 a Rel. 4, [160] pero excluyó a V850 de esta lista de actualización, aunque recientemente se agregaron PowerPC y ARM v7. Eligió SH-4A y ARM v7 en lugar de V850 y RH850 [161] aunque se había trabajado estrechamente con NEC y Renesas Electronics. [158]
Los núcleos de la CPU V850 ejecutan uClinux , [162] pero el 9 de octubre de 2008, el soporte del kernel de Linux para V850 se eliminó en la revisión 2.6.27., [163] porque NEC detuvo el mantenimiento. [164] [165] [166] La persona a cargo del mantenimiento del kernel de Linux V850 se trasladó de NEC a Renesas por su fusión, pero su trabajo seguía siendo el diseño del compilador y nunca regresó al mantenimiento del kernel de Linux. [167] Esta decisión corporativa impide la posibilidad de portar Android . [168] Con respecto al soporte del kernel de Linux a partir de 2018, Renesas Electronics se centra principalmente en los procesadores SH3 / SH4 y M32R. [169] [170] [171] [172] [173]
Soluciones de software de destino
Bibliotecas
- Red Hat, Inc. : El newlib para C biblioteca de tiempo de ejecución (libc.a) y lirary matemática (libm.a) [174]
- La rutina de inicio en tiempo de ejecución de C ( crt0.S ) para la última microarquitectura v850e3v5 está disponible. [175] [176] [177]
- Micro Digital Inc .: Biblioteca de coma flotante de software rápido GoFast® para NEC V85x [178]
- El GNU Compiler Collection : Software de punto flotante [179]
- La colección de compiladores de GNU : decimal de coma flotante (libdecnumber.a) [180]
Sistemas operativos
Los sistemas operativos del V850 son en su mayoría operaciones en tiempo real .
Algunos de los sistemas operativos requieren que la Unidad de protección de memoria (MPU) divida tareas (o subprocesos ) estrictamente por razones de confiabilidad y seguridad. En tales casos, se requiere microarquitectura v850e2v3 (Gen. 3) o superior.
SO en tiempo real basado en ITRON
ITRON es unaespecificación estándar abierta de sistema operativo en tiempo real (RTOS), que es importante en Japón. Su especificación se define bajo el liderazgo de Ken Sakamura como parte del proyecto TRON . La letra inicial I significa "Industrial". Debido a que laespecificación ITRON define únicamente la interfaz y el esqueleto, cada proveedor tiene su propio gusto de implementación.
- Renesas:
- Sistema operativo en tiempo real RI850MP para V850E2M de doble núcleo [181]
- Sistema operativo en tiempo real RI850V4 V2 para la familia RH850 [182]
- Sistema operativo en tiempo real RI850V4 V1 para la familia V850 [183]
- Proyecto Toppers : TOPPERS / JSP de código abierto
- → En 2003, en Rel. 1.3, se corrigió el error de la pieza dedicada del V850. [184]
- → Historial de actualizaciones del kernel [185]
- AI Corporation: Toppers-Pro / xxx [186]
- Proyecto T-Engine : T-Kernel de código abierto por TRON Forum [187]
- eSOL: eT-Kernel ; T-Kernel extendido: RTOS para sistemas integrados [188] [189]
- eT-Kernel / Compact , eT-Kernel / Embedded , eT-Kernel / POSIX
- Edición eT-Kernel Multi-Core
- eCos : sistema operativo de código abierto en tiempo real
Sistema operativo en tiempo real compatible con AUTOSAR, OSEK / VDX
AUTOSAR es una arquitectura de sistemas abiertos de sistema operativo para la industria automotriz . Su propósito es establecer la estandarización de ECU; Unidad de control electrónico para motores de automoción . AUTOSAR es una especificación compatible con versiones superiores de OSEK / VDX , que también es unnombre de consorcio de Alemania establecido en 1993.
En Japón, esta investigación se inició en 2006 como un proyecto conjunto de JAIST y DENSO . Renesas Electronics se unió a este proyecto en 2009. [190] Debido a que los procesadores RH850 y V850 actuales están dirigidos principalmente a la industria automotriz, es uno de los productos estratégicos de Renesas Electronics. Sin embargo, su documentación solo está disponible en japonés ya que su principal cliente es Toyota Motor Corporation .
- Renesas: RV850 (los documentos solo están en japonés) [191]
- ETAS GmbH: RTA-OS RH850 / GHS , [192] RTA-OSEK V850E / GHS [193]
- Mentor Graphics (anteriormente Accelerated Technology, Inc.): Nucleus OSEK [194]
- HighTec EDV-Systeme GmbH: EB tresos Safety OS [195]
- Proyecto Toppers: TOPPERS / AUTOSAR de código abierto [196]
- eSOL: perfil eMCOS AUTOSAR [197]
Otro sistema operativo en tiempo real
- SYSGO AG :
- PikeOS ; Hipervisor de virtualización integrado [198] [199] [200] [201]
- eSOL:
- eMCOS ; RTOS escalable, arquitectura de microkernel distribuida , sistema operativo sin hipervisor [202]
- MiSPO:
- NORTi Professional ; Sistema operativo en tiempo real + pila TCP / IP + simulador [203]
- SEGGER
- embOS V850 NEC , embOS V850 Green Hills , embOS V850 IAR [204] [205] [206]
- Sistemas de Wind River :
- VxWorks ® : Portado a principios de la década de 1990. [207]
El Tornado® IDE se afirma que las licencias MP se vendieron a través de NEC en 2000, actualmente Renesas. [208]
- VxWorks ® : Portado a principios de la década de 1990. [207]
- Mentor Graphics (anteriormente ATI , actualmente una empresa de Siemens ):
- Núcleo PLUS [158] [209]
Linux
- uCLinux [162] [210]
- Kernel de Linux
- El 9 de octubre de 2008, el soporte del kernel de Linux para V850 se eliminó en la revisión 2.6.27, [163] impidiendo la posibilidad de portar Android . [168]
Paquetes de middleware
Varios proveedores proporcionan varios softwares de aplicaciones de middleware .
- Renesas: Control de tarjeta de memoria SD [211]
Herramientas de desarrollo de software
Compiladores y ensambladores
La mayoría de los compiladores, ambos de la familia V850; y para la familia RH850, son exactamente el mismo producto, y los destinos ISA extendidos se controlan mediante "opciones de línea de comandos". [212] [213]
Los compiladores para la familia V850 y la familia RH850 incluyen:
- La colección de compiladores GNU (el nombre sigue siendo v850 para RH850) [214] desarrolló ambos:
- por " Red Hat, Inc. " (anteriormente " Cygnus Solutions ") como parte del Kit para desarrolladores de GNUPro [215]
- por "KMC (Kyoto Micro Computer)" como parte del exeGCC [158] [216] [217]
- por "CyberTHOR Studios, Ltd.": Se pueden descargar archivos binarios preconstruidos gratuitos mediante el registro. [218]
- Renesas:
- Paquete del compilador C para la familia V850 [219]
- Compilador CA850 C para V850E1 y V850ES (v850e1 y / o v850es, también conocido como Gen. 1) [220]
- Compilador CX C para V850E2M y V850E2S (v850e2v3, también conocido como Gen.3)
- Paquete de software para V850 [SP850] para V850E2 (v850e2 (v2), también conocido como Gen. 2) [221]
- Paquete de compilador CC-RH C para G3, G3K (H), G3M (H) [222]
- Paquete del compilador C para la familia V850 [219]
- GHS (software de Green Hills) : los compiladores de optimización de Green Hills [223] [224]
- Wind River Systems : compilador de Diab [225] [226]
- Sistemas IAR : banco de trabajo integrado [227]
- Altium Limited : Tasking®; HERRAMIENTAS DE DESARROLLO DE SOFTWARE RENESAS RH850 [228]
- HighTec EDV Systeme GmbH: Plataforma de desarrollo HighTec [229] [230]
- Tecnología GAIO: herramientas de desarrollo cruzado de la serie XASS-V [158] [231] [232]
- Metrowerks : CodeWarrior (obsoleto) [158]
Desmontadores
Por lo general, los desensambladores se proporcionan como parte del compilador de C o de los paquetes de ensamblador.
- p.ej)
- Los Binutils de GNU: objdump ( v850-elf-objdump o v850-elf32-objdump ) [233]
- Radare2 : Radare2 es un conjunto de herramientas de programación de línea de comandos para ingeniería inversa . [234] El código de fuente abierta está disponible en el repositorio de GitHub . [235] [236]
- IDA Pro : IDA Pro es un desensamblador gratuito para pasatiempos . Hay disponible un complemento para V850. El sitio de descarga es gris para valores. [237]
Depuradores basados en GUI
Interfaz gráfica de usuario basada en programas depuradores se proporcionan principalmente para la depuración de compilados códigos fuente . Por lo general, se usa con simuladores de conjuntos de instrucciones o emuladores en circuito .
- Renesas:
- ID850 : Para la combinación de CA850 compilador y SM850 simulador de juego de instrucciones.
- ID850NW : para la combinación de emuladores en circuito basados en N-Wire .
- ID850QB : para la combinación del emulador IEQUBE2 basado en cápsulas de sondeo
- NDK (Naito Densei Kogyo Co. Ltd, Grupo): La operación comenzó en 1950 como subsidiaria de NEC.
- NW-V850-32
- GHS (Green Hills Software) : Multi : depurador de uso general.
- Red Hat, Inc .: Insight (GDB-Tk) : interfaz gráfica de usuario combinada estrechamente con GNU Debugger .
- Mentor Graphics (anteriormente Accelerated Technology, Inc. ): código | laboratorio Developer Suite [238]
- Por proveedores de emuladores en circuito basados en N-Wire:
- KMC (microordenador de Kyoto) y Midias Lab .: SOCIO [239]
- Tecnologías Sohwa & Sophia: WATCHPOINT [240]
- DTS INSIGHT (anteriormente YDC, Yokogawa Digital Computer): microVIEW-PLUS
- Computex: CSIDE
Simuladores de conjuntos de instrucciones
Simulador de conjunto de instrucciones , en otras palabras, la Plataforma Virtual se proporciona para realizar la depuración sin el hardware del equipo antes de probar en una máquina real.
- Renesas: SM850 [241]
- Plataforma virtual abierta : simulador de conjunto de instrucciones [242]
- Sinopsis: VDK para MCU Renesas RH850 [243]
Revisores de código automatizados
El revisor de código automatizado , en otras palabras, el analizador de código fuente califica el nivel de integridad del código fuente del software escrito. Este método se clasifica como análisis de código dinámico y análisis de código estático .
Analizadores de código dinámico con simuladores
- Renesas: TW850
- La herramienta de ajuste de análisis de rendimiento TW850 es una utilidad general para mejorar la eficacia del software. [244]
- Renesas: AZ850
- El analizador de rendimiento del sistema AZ850 es una utilidad para el sistema operativo en tiempo real RX850 para evaluar la eficacia de los programas de aplicación. [245]
- Tecnología Gaio: Coverage Master winAMS [246]
- Coverage Master winAMS es una herramienta de medición de cobertura de código fuente .
Analizadores de código estático
- GHS (software Green Hills): herramienta DoubleCheck ISA (análisis estático integrado) [247]
- Rogue Wave Software, Inc: Klocwork [248]
IDE (entornos de desarrollo integrados)
IDE , Integrated Development Environment , es un marco para proporcionar funciones de desarrollo de software.
- Renesas: CS + (anteriormente CubeSuite + ) [249]
- GHS (software de Green Hills) : múltiple
- Complementos de Eclipse
- Colección de compiladores GNU (GCC) y depurador GNU (GDB)
- Banco de trabajo Wind River (anteriormente Tornado®)
Herramientas de desarrollo de hardware
ICE (emuladores en circuito)
La mayoría de los emuladores en circuito , como Rnesas IE850 (anteriormente IECUBE2 ), [250] se pueden utilizar tanto para la familia V850 como para la familia RH850, pero pueden requerir una actualización de firmware . La última "función de rastreo" del emulador en circuito basado en JTAG ( N-Wire [251] ) se reemplaza del N-Trace ( señalización de un solo extremo ) [252] al Aurora Trace ( señalización diferencial ). [253]
Tipo de cápsula de sondeo completa
El emulador en circuito del tipo de módulo de sondeo completo a veces se denomina ICE completo o ICE heredado .
- Renesas IE850 (anteriormente IECUBE2 ) [250]
- Naito Densei Machida Mfg. Co., Ltd. (La operación comenzó como subsidiaria de NEC).
- Marca Asmis para LSI personalizados. [254]
Tipo de emulador de ROM
- Lauterbach : Monitor ROM para V850 [255] : 5
- KMC (Kyoto Microcomputer Co., Ltd.): PARTNER-ET II (obsoleto) [256]
Tipo JTAG N-Wire y N-Trace
N-Wire y N-Trace [257] [252] [258] [259] es una especificación de interfaz de depuración basada en JTAG , cuya implementación de circuito se denomina TAP Controller (controlador de puerto de acceso de prueba), [260] compilado principalmente por Philips NV (actualmente NXP Semiconductors ) hace aproximadamente un cuarto de siglo. Pero quizás no se divulgue públicamente en su etapa anterior. Como resultado, cada proveedor de semiconductores y emuladores en circuito implementó interfaces similares de forma independiente. Hoy en día, está estandarizado por IEEE 1149.1 Working Group . [261]
- Renesas
- Emulador E1 : [262] Equipo de carcasa compacta asequible basado en USB 2.0 .
- Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW [263]
- Naito Densei Machida Mfg. Co., Ltd. (Operación iniciada como subsidiaria de NEC): Marca Asmis . [264]
- Midas Lab .: RTE-2000H [265] con el depurador PARTNER [127] [239]
- Lauterbach : Trace32 [255] [266] [267]
- iSystem : BlueBox iC5000 y iC5700 [268] [269]
- Sistemas IAR
- DTS INSIGHT (anteriormente YDC; Yokogawa Digital Computer): asesoramientoLUNA II [270] [271]
- Computex: PALMiCE3 V850 [272]
- Sohwa & Sophia Technologies: Universal Probe Blue [273] con depurador WATCHPOINT [240]
- KMC (Kyoto Microcomputer Co., Ltd.): PARTNER-Jet (obsoleto) [274]
Tipo de seguimiento de Nexus y Aurora
Nexus o IEEE-ISTO 5001-2003 es unainterfaz de depuración estándarpara sistemas integrados .
Aurora es una especificación de transferencia de señal de alta velocidad. Su protocolo de comunicaciones de la capa de enlace de datos es un enlace serie punto a punto, y la capa física es una señalización diferencial de alta velocidad.
- Lauterbach : Trace32: PowerTrace para NEXUS [275]
- iSystem : BlueBox iC5000 y iC5700 (Nexus), iC6000 (Aurora) [276] [277]
Programadores de Flash ROM
Debido a que la familia V850 se desarrolla como un microcontrolador de un solo chip , cada producto integra memoria no volátil . En su primera etapa, era de tipo EPROM UV o programable de una sola vez , pero las series V853, V850 / xxn y posteriores, se convierten en tipo de memoria flash .
Escritores de pandillas (programadores de pandillas)
Un escritor de pandillas , o un programador de pandillas , es una terminología antigua para los programadores o escritores de ROM programables . El origen de su nombre proviene de que roba el código binario de un dispositivo y lo escribe en plurales simultáneamente. Este dispositivo de lectura a veces se denomina dispositivo maestro . Para uso en producción en masa, se necesita una placa de conexión dedicada con "un conjunto de enchufes", es decir, "una cuadrilla". Como es habitual, en lugar de un dispositivo maestro programado, se puede copiar un archivo de código de objeto desde una PC mediante un cable de descarga o desde una memoria USB. La mayoría de los escritores de bandas aceptan archivos en formato ASCII como Intel HEX y Motorola SREC , o archivos en formato binario como ELF .
Este método es adecuado para la producción en masa.
- TESSERA Technology Inc .: Stick GANG Writer [278]
Proveedores de servicios de programación
Los proveedores de servicios de programación Flash ROM salen de la mayoría de los países.
- Minato Holdings, Inc.
- Minato Holdings, Inc. (en japonés) [279] es una empresa japonesa que comenzó como un proveedor de equipos de prueba automatizados para LSI de memoria. Hoy en día, se ofrece servicio de programación de la memoria flash ROM para varios dispositivos, incluyendo V850 y RH850, con sus propios hechos escritores de bandas y completamente automático de controlador de dispositivo de máquinas.
Programación a bordo con ICE
La mayor parte de JTAG -basado en el circuito emuladores tienen a bordo función de programación Flash ROM a través del puerto de depuración.
Puede ser o no el estándar IEEE 1532-2002 ; un estándar para la configuración en el sistema de componentes programables. [280]
Conexión directa a través de RS-232C
Si la placa de destino tiene un RS-232C conector y un transceptor (conductor / receptor) IC, tal como ICL32xx , [281] para la UARTx función periférica de V850 dispositivo, la programación de ROM flash con directamente conectado PC puede estar disponible (depende de dispositivos [282] : 16-24 ). Se requiere el software Renesas Flash Programmer V2 [283] o V3 [284] .
Programador a bordo dedicado
La programación a bordo también está disponible a través de periféricos UARTx o CSIx + HS en dispositivos V850 mediante el uso de hardware programador dedicado (depende de los dispositivos [282] : 16–24 ).
- Renesas: PG-FP6 [285]
Escritores antiguos de PROM
Para programar V851 [286] : 11,14–20 y V852, [287] : 11,14–20 se requiere un antiguo programador PROM con adaptador dedicado.
- Renesas PG-1500 (obsoleto)
- Renesas PG-1500 [288] es un escritor ROM programable compatible con dispositivos 27C1001A [289] , UV EPROM u OTP; PROM de una sola vez . Este escritor lee la firma de silicio [290] [291] de cada dispositivo antes de la programación afirmando 12,5 V al terminal A9 (dirección # 9). NO debe utilizarse para la grabación de ROM flash moderna .
Herramientas de zona gris
Algunas herramientas de piratería de la zona gris salen para V850 en los tableros de los automóviles.
- PROG VVDI:
- OBDexpress [292]
Tableros de evaluación
- Renesas: TK-850 : El nombre es nostalgia anacrónica de TK-80 ; Kit de formación basado en 8080 .
Ver también
- NEC V60
- RL78
- 78K
- IEBus
Referencias y notas
- ^ a b c d Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低 消費 電力 ・ 低 電 圧 動作 の 32 ビ ッ ト マ イ ク ロ プ ロ セ ッ サ V810" [Un microprocesador RISC de 32 bits de bajo consumo y funcionamiento de bajo voltaje] (PDF) . Informes técnicos SIG, Sociedad de Procesamiento de la Información de Japón . 1992 (82 (1992-ARC-096)): 41–48.
Resumen:
Un microprocesador RISC avanzado de 32 bits para control integrado;
V810 se presenta en este documento.
El V810 tiene funciones específicas de aplicación y de alto rendimiento.
V810 disipa menos energía que cualquier otro chip RISC.
El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V.
El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en una
matriz de
7,7 × 7,7 mm
2
.
- ^ "NEC: Información para accionistas" . www.nec.com .
- ^ a b NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17ª ed.).
- ^ "PAQUETES DEL COMPILADOR CA830, CA850 C" (PDF) . COMITÉ EJECUTIVO NACIONAL.
- ^ a b c Wang, Bobby (4 de agosto de 2010). "Descripción general de la arquitectura V850, alto rendimiento y eficiencia energética" (PDF) . Corporación Electrónica Renesas.
- ^ "Actualización de firmware NEC ND-3530A como ND-3520A o ND-3540A" . Club Myce - El conocimiento es poder . 2010-09-04 . Consultado el 29 de enero de 2018 .
- ^ "Optiarc AD7240S" . www.cdrinfo.com . Equipo CDRInfo.COM. 2009-06-29.
Funcionalidad de CPU incorporada
• CPU RISC de 32 bits incorporada (núcleo V850ES)
• RAM incorporada (14 KB)
• Funcionalidad de administración de energía
• Circuitos periféricos incorporados (temporizador, controlador de interrupciones, interfaz en serie) - ^ MOTOYAMA, Yoshiak; SATO, Noboru; HONMA, Hiromi; JIMI, Junich; SHIBATA, Iwao (25 de diciembre de 2006). "SCOMBO / UM: primer sistema de unidad óptica LSI del mundo que admite la grabación / reproducción de formatos de DVD de próxima generación, HD DVD y BD" (PDF) . Revista Técnica Nec . COMITÉ EJECUTIVO NACIONAL. 1 (5): 15–18. ISSN 1880-5884 . 200902288400231201.
- ^ "Primer LSI en ofrecer grabación en Blu-Ray y HD DVD" . www.cdrinfo.com . Equipo CDRInfo.COM. 2006-10-10.
- ^ a b c "NEC comercializará un microcontrolador de un solo chip RISC de 32 bits y bajo nivel de ruido, ideal para equipos portátiles" . NEC (Comunicado de prensa). 1997-08-28.
- ^ "MICROCONTROLADOR RISC DE 32 BITS V850 / SV1" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1999 (54).
- ^ V850 / SA1 para hardware (PDF) (4.01 ed.). Renesas. 2005-08-01.
- ^ a b "V850 / SA1" . Electrónica Renesas .
- ^ Suto, Shinichi. "MICROCONTROLADOR RISC DE 32 BITS V850 / SBx" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1998 (51).
- ^ "El microordenador de un solo chip RISC de 32 bits de NEC presenta funciones de alto rendimiento, consumo de energía ultra bajo, bajo nivel de ruido y funciones periféricas" . www.nec.co.jp . 1998-08-24.
- ^ "V850 / SC1, V850 / SC2" . Electrónica Renesas .
- ^ "NEC presenta una familia de microcontroladores RISC de 32 bits con relaciones óptimas de rendimiento / potencia para aplicaciones de consumo, industriales y automotrices Las MCU de la familia V850 / SCx ofrecen grandes opciones de memoria, compatibilidad pin por pin con los controladores existentes y numerosos periféricos" . NEC (Comunicado de prensa). 2001-04-01.
- ^ Naito, Yukihiro; Hikishima, Naoki; Ohta, Yoshiaki; Hatabu, Atsushi; Kuroda, Ichiro (20 de abril de 2001). "W-CDMA 端末 用 ビ デ オ フ ォ ン" [Video-teléfono para terminal W-CDMA] (PDF) . The Journal of the Institute of Image Information and Television Engineers (en japonés). 55 (4): 497–498. doi : 10.3169 / itej.55.497 . ISSN 1881-6908 .
- ^ F35-XXL Descripción del hardware (PDF) (1.10 ed.). FALCOM GmbH. 2014-06-24.
- ^ Eltze, Jens (1997). "Controlador de CAN doble como puente para diferentes redes CAN" (PDF) . 4º Congreso Internacional CAN . CAN in Automation (CiA) internacional.
- ^ Ishikawa, Tatsuya. "MICROCONTROLADOR RISC DE 32 BITS V850 / SF1" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 2000 (57).
- ^ a b Kubota, Kei. "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E / MA1" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1999 (54).
- ^ "V850E / ME2" . Electrónica Renesas .
- ^ Ohbuchi, E .; Hanaizumi, H .; Lim Ah Hock (2004). "Lectores de códigos de barras que utilizan el dispositivo de cámara en teléfonos móviles". 2004 Conferencia Internacional sobre Cyberworlds . págs. 260–265. CiteSeerX 10.1.1.335.8157 . doi : 10.1109 / CW.2004.23 . ISBN 0-7695-2140-1. S2CID 15634963 .
- ^ Yun Chan Cho; Jae Wook Jeon (2007). "Plataformas de software actuales en telefonía móvil". 2007 Congreso Internacional de Control, Automatización y Sistemas . págs. 1862–1867. doi : 10.1109 / ICCAS.2007.4406649 . S2CID 16120691 .
- ^ Kaneko, Yasunori; Fumio, Suto; Umeda, Koji; Shiraishi, Mitsutaka; Shirota, HIrobumi; Suka, Takeya (25 de abril de 2002). "デ ジ タ ル ・ ム ー バ N503iS HYPER の 開 発" [Desarrollo de Digital Mova N503iS HYPER.]. Revista técnica de NEC (en japonés). 55 (4): 156-159. ISSN 0285-4139 .
- ^ Kayama, Naoyuki; Mizoguchi, Tamiyuki; Ehara, Tatsuji; Osawa, Takeshi; Umezawa, Atsushi; Yamada, Yasuyoshi (10 de marzo de 2003). "ム ー バ N504iS の 開 発" [Desarrollo de Mova N504iS.]. Revista técnica de NEC (en japonés). 56 (2): 52–55. ISSN 0285-4139 .
- ^ Yamashita, Masayoshi; Takenaka, Hidetoshi; Inoue, Jiro; Terada, Shigehiro; Yamada, Hironori; Akiyama, Makoto (25 de septiembre de 2003). "ム ー バ N505i の 開 発" [Desarrollo de mova N505i]. Revista técnica de NEC (en japonés). COMITÉ EJECUTIVO NACIONAL. 56 (8): 33–37. ISSN 0285-4139 . 200902227791143957.
- ^ Torihata, Toshiaki. "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E / IA1" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1999 (55).
- ^ Torihata, Toshiaki (2001). "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E / IA2" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 2001 (61). S2CID 51805607 . Archivado desde el original (PDF) el 2018-02-25.
- ^ "NEC agrega funciones de control del inversor en un microcontrolador RISC de un solo chip de 32 bits" . NEC (Comunicado de prensa). 1999-08-24.
- ^ "V850E / IA3, V850E / IA4" . Electrónica Renesas .
- ^ Nonaka, Yoshiya; Denda, Akihiro; Uesaka, Gakuji; Sakamoto, Yuji; Nii, Noritaka; Satou, Masahiro; Endo, Kazuaki; Katou, Hiroki; Sugino, Ryouji; Sada, Takeshi; Endo, Koji; Nishigata, Junko; Ishiyama, Kunihiro; Morita, Kenji (2002). "HDD-DEH の ソ フ ト ウ ェ ア 開 発" [Desarrollo de software del reproductor de CD / MP3 / Memory Stick con HDD] (PDF) . Pioneer R&D (en japonés). Pioneer Corporation. 12 (3): 26–38.
Resumen:
Desarrollamos este producto que incluye nuevas funciones, CD (incluye reproducción de MP3CD), MagicGate Memory Stick (grabación, reproducción y actualización) y HDD (grabación y reproducción), por primera vez como producto de audio para automóvil. Este producto para el mercado mundial está empaquetado en tamaño 1DIN, con características estándar (sintonizador AM / FM, amplificador MOS-FET50Wx4ch, pantalla OrganicEL y control de campo de sonido DSP) y las nuevas funciones. Consideramos la operación cuidadosamente para manejar fácilmente muchos archivos de música en el HDD. Nos concentramos en crear un nuevo campo de entretenimiento de audio y fuimos los primeros en introducir este sistema en el mercado de audio para automóviles. - ^ "V850ES / SA2, V850ES / SA3" . Electrónica Renesas .
- ^ Kochkov, A. (octubre de 2014). "Inversión de firmware usando radare2 [H2HC]" (PDF) .
- ^ Folleto del entorno de desarrollo de la serie V850 (PDF) (5.00 ed.). Renesas. 2006-02-01.
- ^ "V850E2 / Px4" . Electrónica Renesas .
- ^ Matsuyama, Hideki (18 de abril de 2003). "V850E2: La plataforma de CPU de alto rendimiento que realiza varios sistemas de aplicación con configuraciones de memoria flexibles" . www.coolchips.org . Chips FRÍOS VI.
- ^ a b "Familia V850" . Electrónica Renesas .
- ^ "Familia RH850 (solo automotriz)" . Electrónica Renesas .
- ^ a b "Aviso de marca comercial" . www.renesas.com . Renesas.
- ^ "Solicitud de marca T2001-067573" . 2001-07-25.
Resultado: solicitud rechazada
- ^ "Microcontrolador integrado V850" . www.tmdn.org . 2004-12-18.
Resultado: solicitud rechazada
- ^ Schmerling, Holger (2006). "Controlador AUTOSAR FlexRay ahora disponible para microcontroladores" (PDF) . Noticias de System @ IC . NEC Electronics. 2006 (4): 3. S2CID 15509410 . Archivado desde el original (PDF) el 2018-03-02.
- ^ V850E / PH2: Hardware (PDF) (1.00 ed.). NEC Electronics. Enero de 2007. p. 33.
- ^ Rápida comercialización con Renesas Synergy Platform y Cool Phoenix 3 (PDF) (1.00 ed.). Renesas. Octubre de 2016.
- ^ "TMVIEW: PHOENIX 3" . www.tmdn.org .
- ^ a b c d e f Arquitectura de microcontrolador de chip único de 32 bits de la FAMILIA V850 (PDF) (7a ed.). Electrónica Renesas. Marzo de 2001.
- ^ "RH 何某 と い う の は SH の コ ア な の で す か?" [¿RH-algo emplea núcleo SH?]. Renesas Rulz - Japón . Electrónica Renesas. 2017-03-29.
- ^ "¿Alguien podría decirme las principales diferencias entre las familias RH850 y V850? | Herramientas GNU" . gcc-renesas.com .
- ^ a b c d e f g h yo "Seminario V810" (PDF) . NEC Corporation. 1995-02-21.
- ^ a b c d ARQUITECTURA DEL MICROPROCESADOR DE 32 BITS V810 FAMILYTM (PDF) (1ª ed.). NEC Corporation. Octubre de 1995.
- ^ Engblom, Jakob (2003). "Arquitectura informática de sistemas embebidos" (PDF) . Resumen extendido de ESSES 2003 . S2CID 15760973 . Archivado desde el original (PDF) el 2018-02-25.
El tamaño del código es un factor importante en la mayoría de los diseños integrados, y los conjuntos de instrucciones se diseñan y amplían teniendo en cuenta el tamaño del código. Generalmente, la arquitectura NEC V850 utiliza instrucciones de 16, 32, 48 y 64 bits para codificar un conjunto de instrucciones de estilo RISC. La arquitectura ARM y MIPS de 32 bits se ha ampliado con conjuntos de instrucciones reducidos de 16 bits para reducir el tamaño del código. Las instrucciones que realizan mucho trabajo, como cargar varios valores de la pila, son populares para reducir el tamaño del código. - ^ "Opciones de GCC: V850" . gcc.gnu.org . Fundación de Software Libre, Inc.
- ^ Kaneko, Hiroaki; Sakurai, Yoshikazu; Nasu, Masaki; Katsuta, Hiroshi; Nagasaki, Kazunori; Hiiragizawa, Yasunori; Sonobe, Satoru; Onishi, Tatsuro; Tokunaga, Kei (marzo de 1995). "高性能 ・ 低 消費 電力 動作 の 32 ビ ッ ト RISC シ ン グ ル チ ッ プ マ イ ク ロ コ ン ピ ュ タ V851" [Microordenador RISC de un solo chip de 32 bits de alto rendimiento y bajo consumo V851.]. Revista técnica de NEC . Número especial sobre dispositivos semiconductores. (en japonés). NEC Corporation. 48 (3): 42–48. ISSN 0285-4139 .
- ^ Yamagata, Yasushi; Ishibashi, Takashi; Sano, Yuichi; Koga, Yoshikazu; Yoshida, Miho; Sugo, Akihisa (abril de 1996). "32 ビ ッ ト RISC マ イ ク ロ コ ン ト ロ ー ラ V853" [Microcontrolador RISC de 32 bits V853.]. Revista técnica de NEC . Número especial: dispositivos semiconductores. (en japonés). NEC Corporation. 49 (3): 55–60. ISSN 0285-4139 .
- ^ a b Krämer, Michael (21 de enero de 2011). "La última arquitectura RISC de 32 bits para automoción amplía la funcionalidad" . EE Times .
Todos los productos V850 son compatibles con versiones posteriores. Como resultado, los componentes sofisticados de hoy todavía pueden ejecutar las mismas instrucciones que sus antepasados. La arquitectura ha experimentado mejoras continuas con extensiones al conjunto de instrucciones, y hoy ofrece una potencia de cálculo de hasta 2.6 Dhrystone MIPS / MHz. Se pueden lograr mayores aumentos de rendimiento integrando varios de estos núcleos de procesador en un solo chip, entregando dos o incluso cuatro veces más potencia de cálculo. - ^ a b "El primer microcontrolador RISC de 32 bits con memoria flash integrada ofrecido por NEC Electronics El producto más nuevo de la serie V800 de la empresa funciona a 33 MHz. - Biblioteca en línea gratuita" . www.thefreelibrary.com . BUSINESS WIRE. 1996-03-04.
- ^ Hoja de datos de UPD70F3003A, 70F3025A, 70F3003A (A) (PDF) (5.01 ed.). Renesas. 2005-08-01. pag. 37.
- ^ Matsumoto, Yoichi (1999). "PRÓXIMO PASO: LA ESTRATEGIA DE NEC PARA MICROCOMPUTADORAS RISC" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1999 (5).
- ^ V850E1 para Arquitectura (PDF) (3.01 ed.). Renesas. 2004-02-01.
- ^ a b "NEC lanza microcontrolador de un solo chip RISC de 32 bits para aplicaciones móviles de ultra baja potencia" . www.nec.co.jp . NEC: Comunicado de prensa. 2001-08-23.
- ^ "NEC lanza Java Accelerator para microcontroladores RISC V850 de 32 bits" . www.nec.co.jp . COMITÉ EJECUTIVO NACIONAL. 2001-11-15.
- ^ Aoki, Yayoi (30 de noviembre de 2001). "US 6,948,034 B2; Método para el uso de la pila" (PDF) . pdfpiw.uspto.gov .
La presente invención se refiere a un método para el uso de una pila en un dispositivo acelerador de Java.
- ^ Mío, Kazumasa (21/11/2000). "US 7.200.741 B1: Microprocesador con procesador principal y coprocesador" (PDF) . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de Estados Unidos.
Con tal disposición, el microprocesador puede manejar de manera flexible varios tipos de conjuntos de instrucciones con diferentes arquitecturas, como un conjunto de instrucciones para un lenguaje de intérprete para realizar una máquina virtual para Java y un conjunto de instrucciones para emular otro microprocesador.
- ^ "NEC Electronics presenta el microcontrolador V850E2 / ME3 de 32 bits para procesamiento en tiempo real de alto rendimiento; el microcontrolador V850 más avanzado permite el rendimiento de 400MIPS a 200MHz. - Biblioteca en línea gratuita" . www.thefreelibrary.com . 2005.
- ^ a b "NEC Electronics presenta la arquitectura de doble núcleo V850E2M de próxima generación para microcontroladores V850 de 32 bits" . www.businesswire.com . Business Wire. 2009-04-20.
- ^ Whytock, Paul (14 de octubre de 2010). "Next-Gen 32Bit V850 CPU Core cuenta con soporte SIMD" . Diseño Electrónico .
- ^ Kumura, Takahiro; Taga, Soichiro; Ishiura, Nagisa; Takeuchi, Yoshinori; Imai, Masaharu (16 de agosto de 2010). "Método de generación de herramientas de desarrollo de software adecuado para la extensión del conjunto de instrucciones de procesadores integrados" (PDF) . Metodología de diseño de transacciones IPSJ en sistema LSI . Sociedad de Procesamiento de la Información de Japón. 3 : 207-221. doi : 10.2197 / ipsjtsldm.3.207 . ISSN 1882-6687 .
- ^ "No se encontraron coincidencias para su (s) término (s) de búsqueda" . Renesas .
- ^ Harigai, Hisao; Kusuda, Masahiro; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "Un microprocesador RISC de 32 bits de bajo consumo y funcionamiento a bajo voltaje" (PDF) . Informes técnicos SIG ARC (en japonés). Sociedad de Procesamiento de la Información de Japón. 1992 (82 (1992-ARC-096)): 41–48. AN10096105.
Resumen:
Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 tiene funciones específicas de aplicación y de alto rendimiento.
V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V.
El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en una matriz de 7,7 × 7,7 mm 2 . - ^ Kusuda, Masahiro; Hirai, Miho; Suzuki, Hiroaki; Daito, Masayuki; Suzuki, Chika; Kimura, Akiko; Demura, Shigeki; Ishibashi, Takashi; Sato, Syoichiro (septiembre de 1992). "低 消費 電力 ・ 低 電 圧 動作 の オ リ ジ ナ ル 32 ビ ッ ト RISC マ イ ク ロ プ ロ セ ッ サ V810" [V810: bajo consumo de energía y bajo voltaje, microprocesador RISC de 32 bits.] (Imagen / jp2) . Revista técnica de NEC (en japonés). NEC Corporation. 45 (8): 66–73. ISSN 0285-4139 . 000000018731.
- ^ a b c d e Kuwata, Takaaki. "ロ ジ ッ ク プ ロ セ ス シ リ コ ン ロ ジ ッ ク プ ロ セ ス ロ ジ ッ ク プ ロ セ ス の 開 発 も の が た り" [Historia de desarrollo del proceso lógico del silicio] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón. Cite journal requiere
|journal=
( ayuda ) - ^ V850 / SA1 para hardware (PDF) (4.01 ed.). Renesas. 2005-08-01.
- ^ OCHI, MASATOSHI; ISHIKAWA, HIROTAKA; TSUJI, NOBUHIRO; TAKEDA, MITSURU; SUTO, SHIN'ICHI; ISHIKAWA, TATSUYA (23 de marzo de 2001). "32 ビ ッ ト RISC マ イ ク ロ コ ン ト ロ ー ラ V850 / SBX の EMI ノ イ ズ 低 減" [Reducción de ruido EMI del microcontrolador RISC de 32 bits V850 / SBX.]. Revista técnica de NEC (en japonés). COMITÉ EJECUTIVO NACIONAL. 54 (3): 41–44. ISSN 0285-4139 .
- ^ V850ES / SA2, V850ES / SA3 Hardware de microcontroladores de un solo chip de 32 bits (PDF) (2.01 ed.). Reneas. Agosto de 2005.
- ^ a b V850ES / JG3-L Manual del usuario: Hardware (PDF) (9.00 ed.). Renesas. 2014-03-14.
- ^ a b "NEC anuncia nueva tecnología de proceso para los sistemas LSI más avanzados del mundo, la primera tecnología de proceso de 0,13 micrones del mundo" . www.nec.co.jp . 1999-10-04.
- ^ "RH850 & RL78 - Próxima generación de microcontroladores automotrices -" . slideplayer.com .
- ^ "PC-FXGA - WIP" . Super CD · Rom² à GoGo . 2015-12-13.
- ^ Arquitectura de microprocesador de 32 bits de la FAMILIA V810 (PDF) (1ª ed.). NEC Corporation. Octubre de 1995.
- ^ a b c "Un compilador GCC más nuevo.« Virtual Boy Development Board «Foro« Planet Virtual Boy " . www.planetvb.com .
- ^ Suzuki, Hiroaki; Suzuki, Chika; Kimura, Akiko; Sato, Syoichiro; Ide, Syuichi; Sakanaka, Yasuhide (22 de enero de 1993). "Un microprocesador RISC V810 de 32 bits y sus técnicas de diseño" (PDF) . Informes Técnicos SIG SLDM . 1992-SLDM-065 (en japonés). Sociedad de Procesamiento de la Información de Japón. 1993 (6): 155-162. AA11451459.
Resumen:
Un microprocesador RISC avanzado de 32 bits para controles integrados; V810 y su técnica de diseño se describen en este documento. El V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en un troquel de 7,7 × 7,7 mm 2 . En el diseño del V810, utilizamos técnicas de automatización de diseño. El V810 se analizó para determinar la corrección lógica y las limitaciones de tiempo antes de la fabricación. Por último, el V810 ejecutó correctamente las pruebas comparativas de SO y SPEC en tiempo real en los primeros silicios. - ^ Akaboshi, Hiroki; Yasuura, Hiroto (8 de marzo de 1995). "Comparación de diseño de lenguajes de descripción de hardware en el nivel RT" (PDF) . Notas IPSJ SIG (en japonés). Sociedad de Procesamiento de la Información de Japón. 1995 (24 (1994-SLDM-074)): 57–64.
Resumen: El
progreso de la síntesis lógica / diseño permite diseñar circuitos mediante lenguajes de descripción de hardware (HDL). Cuando un circuito diseñado es pequeño, se sintetiza automáticamente a partir de la descripción HDL. En este artículo, para dejar en claro qué tipo de problemas existen al diseñar un circuito grande que parece un procesador, diseñamos un procesador y algunos componentes del mismo mediante HDL en nivel RT y evaluamos circuitos sintetizados por una herramienta de síntesis lógica / de diseño. - ^ Tamura, KA (1989). "Localización de errores funcionales en circuitos lógicos" (PDF) . Actas de la 26.a conferencia ACM / IEEE de 1989 sobre la conferencia de automatización del diseño - DAC '89 . págs. 185-191. doi : 10.1145 / 74382.74414 . ISBN 0897913108. S2CID 2364060 .
- ^ Kato, S .; Sasaki, T. (septiembre de 1983). FDL: un lenguaje de descripción de comportamiento estructural . VI Simposio Internacional sobre Lenguaje de Descripción de Hardware Computacional y su Aplicación . Elsevier Science Ltd. págs. 137-152. ISBN 978-0444866332.
- ^ Yano, Yoichi (abril de 2012). "32 ビ ッ ト ・ マ イ コ ン「 V60 」開 発 物語" [Historia de desarrollo del V60; un microprocesador de 32 bits] (PDF) . Encor (en japonés). Sociedad de especialistas en la industria de semiconductores (75): 17–20.
- ^ Sutherland, Stuart (2013). El manual Verilog PLI: una guía del usuario y una referencia completa sobre la interfaz del lenguaje de programación Verilog . Springer Science & Business Media. pag. 3. ISBN 9781461550174.
- ^ Inasaka, Jun; Ikeda, Rikikazu; Umezawa, Kazuhiko; Yoshikawa, Ko; Yamada, Shitaka; Kitawaki, Shigemune (enero de 2003). "Tecnología de hardware del simulador de tierra" (PDF) . Investigación y desarrollo de NEC . Arquitectura y hardware para HPC. 44 (1): 27–36.
- ^ "Marcas comerciales" . www.mentor.com . Mentor Graphics.
- ^ "Mentor Graphics y tecnología Pyxis" . www.mentor.com . Mentor Graphics.
- ^ "Tutoriales de diseño de nanómetros IC - Universidad de Santa Clara" . www.mentor.com . Universidad de Santa Clara.
- ^ Jansen, Dirk (23 de febrero de 2010). El manual de automatización del diseño electrónico . Springer Science & Business Media. pag. 54. ISBN 9780387735436.
Arquitecto de diseño por Mentor Graphics Corporation con programas NETED y SYMED. Este sistema es el más universal de los tres [3.3].
Se utiliza la versión C1 en HP Unix V10.20 (forma abreviada MENTOR) - ^ "CB-C8 ASIC CMOS BASADO EN CÉLULAS DE 0,5 MICRONES Y 3 VOLTIOS" (PDF) . COMITÉ EJECUTIVO NACIONAL. Julio de 1994: 7. Cite journal requiere
|journal=
( ayuda ) - ^ Harlow III, Justin E. (1986). Lo que todo ingeniero debe saber sobre las estaciones de trabajo de ingeniería . Prensa CRC. pag. 47. ISBN 9780824775094.
- ^ Kang, Sungho. "Verificación I" (PDF) . Un material de curso de la Universidad de Yonsei .
- ^ Takasaki, S .; Sasaki, T .; Nomizu, N .; Ishikura, H .; Koike, N. (1986). "HAL II: un sistema de simulación lógica de hardware de nivel mixto" (PDF) . 23a Conferencia de Automatización de Diseño ACM / IEEE . págs. 581–587. doi : 10.1109 / DAC.1986.1586146 . ISBN 0-8186-0702-5.
- ^ "Uso de la colección de compiladores GNU (GCC): Opciones de V850" . gcc.gnu.org .
- ^ a b "民生 用 マ ル チ メ デ ィ ア 機器 向 け 32 ビ ッ ト オ リ ジ ナ ル RISC 型 マ イ ク ロ プ ロ セ ッ サ の 発 売 に つ い て て ~ 周 辺 機能 を 内 蔵 ・ し 製品" . www.nec.co.jp (en japonés). 1995-03-22 . Consultado el 5 de febrero de 2018 .
- ^ "Resumen de la arquitectura V810" (PDF) . www.planetvb.com . Planet Virtual Boy.
Del seminario V810.
- ^ a b c Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (25 de abril de 1995). "Un microprocesador CMOS de 0,9 V y 2,5 MHz de 32 bits" . TRANSACCIONES IEICE en Electrónica . E78-C (4): 389–393. ISSN 0916-8516 . Consultado el 9 de enero de 2018 .
Resumen:
Un microprocesador RISC de 32 bits "V810" que tiene una estructura de canalización de 5 etapas y una caché de instrucciones mapeadas directamente de 1 Kbyte realiza una operación de 2.5 MHz a 0.9 V con un consumo de energía de 2.0 mW. La tensión de alimentación se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales están configuradas para que oscilen de riel a riel mediante la técnica de circuito pseudoestático. El chip está fabricado con una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en un troquel de 7,4 × 7,1 mm. - ^ a b Nakayama, Naoko; Tsukamoto, Hirokazu. "MICROPROCESADOR RISC V832 DE ALTO RENDIMIENTO DE 32 BITS" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1998 (51).
- ^ a b "Carta de producto de la familia V850 - V851" (PDF) . datasheetarchive.com . COMITÉ EJECUTIVO NACIONAL.
- ^ a b "Carta de producto de la familia V850 - V853" (PDF) . datasheetarchive.com . COMITÉ EJECUTIVO NACIONAL.
- ^ a b "世界 で 初 め て フ ラ ッ シ ュ メ モ リ を 内 蔵 し た 32 ビ ッ ト RISC 型 マ イ ク ロ コ ン ト ロ ー ラ の 発 売 に つ い て" . www.nec.co.jp . 1996-03-12 . Consultado el 1 de febrero de 2018 .
- ^ a b "NEC lanza microcontroladores de chip único RISC de 32 bits que incorporan una memoria flash de 3,3 V y funcionan a 40 MHz" . www.nec.co.jp . 1997-04-08.
- ^ a b "Principales especificaciones del núcleo de la CPU V850E" . www.nec.co.jp . 1997-04-08.
- ^ a b c d e Kimura, Akira (primavera de 2000). "NÚCLEO DE CPU PARA SISTEMA LSI V850E / V R 4120A" (PDF) . NEC Device Technology International . 2000 (57).
- ^ a b "ESPECIFICACIONES DEL KIT-NB85E-TP (-H)" . Midas lab inc.
- ^ a b c d "ESPECIFICACIÓN DEL KIT-NA85E2-TP (-H)" . www.midas.co.jp . Midas lab inc.
- ^ a b c d e f SAKURAI, Yoshikazu; SUZUK, Hiroaki; MAEMURA, Kouji; TAKAKURA, Satoshi (diciembre de 2006). "Estado actual de la CPU integrada en el diseño de SoC" (PDF) . NEC Technical . 1 (5): 38–41.
- ^ a b "Renesas Electronics anuncia el desarrollo de un núcleo de CPU V850 ™ de 32 bits de próxima generación con soporte SIMD que proporciona procesamiento de señal mejorado" . Electrónica Renesas . 2010-10-01.
- ^ a b c d e Manual de diseño: CB-9 Family VX / VM Type Core Library (PDF) (5.a ed.). COMITÉ EJECUTIVO NACIONAL.
- ^ a b Sugimoto, Hideki; Sakairi, Tetsuya; Matoba, Shoichiro; Akaike, Yukihiki; Matsuyama, Hideki (marzo de 1998). "32 ビ ッ ト CPU RISC V850E 搭載 コ ア「 NA85E 」" [Núcleo de CPU RISC de 32 bits "NA85E".]. Revista técnica de NEC . Número especial: dispositivos semiconductores. Dispositivos semiconductores para sistemas informáticos. Microcomputadoras. (en japonés). 51 (3): 36–39. ISSN 0285-4139 .
- ^ a b Sugimoto, Hideki; Ikeuchi, Tooru (30 de marzo de 2000). "32 ビ ツ ト CPU RISC V850E 搭載 コ ア「 NB85E 」Núcleo de CPU RISC de 32 bits" NB85E " " [Núcleo de CPU RISC de 32 bits "NB85E".]. Revista técnica de NEC . Número especial: dispositivos semiconductores; Tecnología básica (en japonés). COMITÉ EJECUTIVO NACIONAL. 53 (4): 159-162. ISSN 0285-4139 . 200902106221942927.
- ^ Sugimoto, Hideki (23 de marzo de 2001). "RISC プ ロ セ ッ サ CPU Nx85E2" [Procesador RISC Nx85E2 CPU.]. Revista técnica de NEC (en japonés). COMITÉ EJECUTIVO NACIONAL. 54 (3): 30–33. ISSN 0285-4139 .
- ^ "dNTSC" . El diccionario gratuito .
- ^ Simovich, Slobodan; Radivojevic, Ivan P .; Endres, TJ; Bentson, Tom; Bingham, Ray; Blair, Tony; Cowling, Tom; Eylander, Mark; Fagan, Rory; Long, Chris; Longino, Jim; Olson, Dan; Subia, Rollen; Whitcomb, Doug (2003). "ReX: un sistema de receptor dNTSC en chip" (PDF) . Presentación HotChips15 . HotChips. 15 : 9-10.
- ^ NEC Electronics (julio de 2004). Arquitectura central del microprocesador V850E2 de 32 bits (PDF) (Edición preliminar). págs. 230–233.
- ^ "Restricciones de uso de los microcontroladores V850 / ME3 de 32 bits" (PDF) . 2006-11-02.
- ^ a b "NEC rompe la barrera de 0,10 micrones con la familia de CI basados en células CB-130 y la tecnología de proceso UX5" . www.nec.co.jp . 2000-10-30.
- ^ a b "Línea principal y lista de especificaciones para CB-130" . www.nec.co.jp . 2000-10-30.
- ^ a b "NEC Licenses V850E Microprocessor Core to Synopsys - El acuerdo proporciona acceso a 25.000 diseñadores registrados en Synopsys al núcleo de la CPU para el desarrollo de SoC -" . nec.co.jp . NEC Corporation. 2010-10-01.
- ^ a b "Synopsys DesignWare IP permite la fundición de diseño de SoC de servicio completo para UniChip global" . Sinopsis .
- ^ "NÚCLEO DEL MICROCONTROLADOR RISC V851 DE 32 BITS" (PDF) . 4donline.ihs.com . COMITÉ EJECUTIVO NACIONAL. 1998.
- ^ "NÚCLEO DEL MICROCONTROLADOR DE 32 BITS V853" (PDF) . 4donline.ihs.com . COMITÉ EJECUTIVO NACIONAL. 1997.
- ^ a b c d e f g h yo PARTNER Manual de uso de la serie V800 "NB85E-TP Part Edition" (PDF) (2.13 ed.). Laboratorio Midas. Inc. 2003-12-10.
- ^ a b c d e f g h KIT-NB85E-TP Manual del usuario (PDF) (3.14 ed.). Laboratorio Midas. Co., Ltd. 12 de mayo de 2003.
- ^ a b c d e f g h yo j Kimura, Akira (2000). "NÚCLEO DE CPU PARA SISTEMA LSI V850E / VR4120A" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 2000 (57).
- ^ a b c d Hardware del núcleo del microprocesador NU85E de 32 bits: NU85E, NU85EA (PDF) (3.a ed.). COMITÉ EJECUTIVO NACIONAL. Marzo de 2002.
- ^ a b c Controlador de memoria NT85E500, NDT85E500V10, NT85E502 (PDF) (3.a ed.). COMITÉ EJECUTIVO NACIONAL. Septiembre de 2002.
- ^ a b c d e Controlador de memoria NA85E535, NBA85E535Vxx (PDF) (2.a ed.). COMITÉ EJECUTIVO NACIONAL. Octubre de 2002.
- ^ a b KIT-NA85E2-TP (-H) ユ ー ザ ー ズ ・ マ ニ ュ ア ル (PDF) (en japonés). Laboratorio Midas. Co., Ltd. 2006-01-05. pag. 1,00.
- ^ "NEC reduce la longitud de la puerta por debajo de 0,10 micrones | Tiempos EE" . EETimes . 2000-10-31.
NEC también proporcionará CPU V850E y VRx desarrolladas internamente, aunque Mabuchi dijo que cree que NEC necesitará licenciar el núcleo ARM9 para abordar el mercado de terminales móviles. - ^ Matsui, Kenji. "PLATAFORMA DE REFERENCIA DEL MICROCOMPUTADOR RISC" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 2000 (58).
- ^ "NEC Electronics logra un hito clave en la iniciativa ACE-2; reduce el tiempo de respuesta a nivel del sistema en más del 30 por ciento. La empresa también presenta la segunda fase de su metodología de diseño de sistema abierto" . www.nec.co.jp . NEC: Comunicado de prensa. 2000-05-15.
- ^ Nishiguchi, Nobuyuki (2 de febrero de 2001). "シ ス テ ム LSI の 未来 は 、 NEC が 拓 く - 設計 環境 の 現状 と 今後 -" [System LSI Design Envilonments, Today and the Future] (PDF) (en japonés). NEC Corporation.
- ^ YAMADA, Kazuo; NISHIMOTO, Hiroaki; DAITO, Masayuki; ONO, Hirohiko (diciembre de 2007). "Verificación del diseño del procesador mediante el emulador híbrido" (PDF) . Revista técnica de NEC . 2 (4): 51–55.
- ^ "Placa de evaluación PFESiP® EP-1" . datasheetarchive.com (en japonés). Renesas. Agosto de 2008.
- ^ PFESiP® EP-1 Evaluation Board Lite 技術 情報 編 (PDF) (en japonés) (1ª ed.). Electrónica Renesas. Septiembre de 2008.
A19354JJ1V1UM00
- ^ "Plataforma PFESiP® (para sistema integrado en un paquete) Serie EP EP-3" (PDF) (en japonés). Renesas. Mayo de 2010.
Núcleo de CPU V850E2M, máx. Funcionamiento a 266 MHz
- ^ "Diseños FPGA de referencia de chip complementario" . www.logicbricks.com .
- ^ "Los kits de desarrollo logiCRAFT-CC de Xylon aceleran el desarrollo de chips complementarios FPGA para procesadores integrados populares" . www.chipestimate.com .
- ^ "Renesas Electronics presenta la serie de microcontroladores V850 de cuarta generación con 74 dispositivos individuales para aplicaciones de carrocería, tablero, chasis y seguridad de automóviles" (Comunicado de prensa). Renesas. 2010-11-04.
- ^ "Renesas - Nuevas MCU para aplicaciones de carrocería, salpicadero, chasis y seguridad de automoción" . www.electropages.com .
- ^ "V850ES / Fx3" . Electrónica Renesas . Consultado el 28 de enero de 2018 .
- ^ "Programa de longevidad del producto (PLP)" . Electrónica Renesas .
- ^ "MCU de 32 bits de potencia ultrabaja serie V850E2 / Jx4 - Migración de MCU V850ES / Jx3 -" (PDF) . Renesas .
- ^ "MCU de 32 bits de potencia ultrabaja serie V850 / Jx4" (PDF) . Renesas . Marzo de 2012.
- ^ Yano, Y .; Koumoto, Y .; Sato, Y. (1988). "El microprocesador V60 / V70 y sus sistemas soportan funciones" . Recopilación de artículos. COMPCON Primavera 88 XXXIII Conferencia Internacional IEEE Computer Society . págs. 36–42 . doi : 10.1109 / CMPCON.1988.4824 . ISBN 0-8186-0828-5. S2CID 9186701 .
- ^ Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y Microprogramación . 27 (1–5): 533–538. doi : 10.1016 / 0165-6074 (89) 90105-1 .
Resumen:
Este documento describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para el microprocesador v60 / v70, que son los microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos, kernel en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como el esquema de programación de tareas de prioridad fija, el sistema de archivos de bloques contiguos y las funciones tolerantes a fallas.
Por lo tanto, RX-UX 832 permite a los diseñadores de sistemas usar Unix estándar como su interfaz hombre-máquina para construir sistemas tolerantes a fallas con operabilidad sofisticada y proporciona aplicaciones de software de alta calidad en los microchips de alto rendimiento. - ^ Norihisa Suzuki (enero de 1992). Multiprocesamiento de memoria compartida . Prensa del MIT. pag. 195. ISBN 978-0-262-19322-1.
- ^ "Synopsys DesignWare Library of Design and Verification IP" . www.synopsys.com . Consultado el 29 de enero de 2018 .
- ^ "Lucent Technologies licencia el núcleo del microcontrolador de la familia V850 de 32 bits de NEC | EE Times" . EETimes . 1997-12-16.
- ^ "Enlaces corporativos: Intel & Sun anuncian alianza. NEC y Lucent Sign Agrmt. Seagate & Compaq Ink Dvpt Agrmt" . HPCwire . 19 de diciembre de 1997.
- ^ "Texas Instruments expande la cartera SLI TImeBuilderTM basada en DSP con la licencia de la arquitectura de procesador integrado V850E de NEC" (comunicado de prensa). COMITÉ EJECUTIVO NACIONAL. 1999-03-29.
- ^ "組 み 込 み ニ ュ ー ス" [Noticias incrustadas]. www.kumikomi.net (en japonés). 2001-10-01.
- ^ a b c d e f NEC (febrero de 2006). "Entorno de desarrollo de la serie V850" (PDF) . Consultado el 28 de enero de 2018 .
- ^ "NEC Electronics y Renesas integrarán el establecimiento de operaciones comerciales de la tercera empresa de semiconductores más grande del mundo" (Comunicado de prensa). NEC Corporation. 27 de abril de 2009.
- ^ "組 み 込 み CPU 対 応 コ ン パ イ ラ exeGCC の 新 バ ー ジ ョ ン を 発 表" . www.kmckk.co.jp (en japonés). Microordenador de Kyoto. 2008-11-12.
- ^ "組 み 込 み 用 GNU C コ ン パ イ ラ exeGCC" [exeGCC: compilación GNU C para objetivos embebidos]. www.kmckk.co.jp (en japonés).
- ^ a b Lui, D. Jeff Dionne, Michael Durrant y Ed. "uClinux - Microcontrolador / Linux integrado - uClinux: ¡Puertos!" . www.uclinux.org .
- ^ a b "Linux_2_6_27 - Principiantes del kernel de Linux" . kernelnewbies.org .
- ^ Litera, Adrian; Torvalds, Linus (24 de julio de 2008). "quitar el puerto v850" . git.kernel.org .
Intentar compilar el puerto v850 trae muchos errores de compilación, uno de ellos existe desde al menos el kernel 2.6.19.
Tampoco parece haber nadie dispuesto a devolver este puerto a un estado utilizable.
Por lo tanto, este parche elimina el puerto v850.
Si alguien alguna vez decide revivir el puerto v850, el código seguirá estando disponible en los kernels más antiguos, y no sería imposible que el puerto vuelva a ingresar al kernel si se mantuviera activamente nuevamente. - ^ "Resultados de la búsqueda para: lsi.nec.co.jp" . Registros de cambios del kernel de Linux . 2018-02-06.
- ^ "uCLinux" . www.ic.nec.co.jp/micro/uclinux/ .
Falta el enlace para - ^ "LinkedIn" .
- ^ a b "Kernel | Proyecto de código abierto de Android" . Proyecto de código abierto de Android .
- ^ "Procesador" (PDF) . oss.renesas.com .
- ^ "Sistema" (PDF) . oss.renesas.com .
- ^ "arch - kernel / git / stable / linux-stable.git - árbol estable del kernel de Linux" . git.kernel.org .
- ^ "Resultados de la búsqueda para: sh3 renesas.com" . Registros de cambios del kernel de Linux .
- ^ "Resultados de la búsqueda para: m32r renesas.com" . Registros de cambios del kernel de Linux .
- ^ "La página de inicio de Newlib" . sourceware.org . Red Hat, Inc.
- ^ Clifton, Nick (31 de enero de 2013). "RFA: V850: extender crt0.S para la variante de arquitectura V850 e3v5" . newlib (lista de correo).
- ^ "newlib / libc / sys / sysnecv850 / crt0.S" . chromium.googlesource.com . - native_client / nacl-newlib - Git en Google.
- ^ "libgloss / v850 / crt0.S" . chromium.googlesource.com . - native_client / nacl-newlib - Git en Google.
- ^ "Biblioteca de punto flotante V85x V850 Fast IEEE 754 Sin derechos de autor" . www.smxrtos.com . Micro digital.
- ^ Wiki de GCC. "Software de punto flotante" . gcc.gnu.org . Fundación de Software Libre, Inc.
- ^ "Tipos flotantes decimales" . gcc.gnu.org . Free Software Foundation, Inc. pág. 6.13.
- ^ "Sistema operativo en tiempo real RI850MP para V850E2M Dual Core" . Electrónica Renesas .
- ^ "RI850V4 V2 Sistema operativo en tiempo real para la familia RH850" . Electrónica Renesas .
- ^ "RI850V4 V1 Sistema operativo en tiempo real para la familia V850" . Renesas Electronics America .
- ^ Matsuo, Tomoyuk (15 de enero de 2004). "V850 依存 部 に つ い て" [Con respecto a la parte dependiente del V850]. (toppers-users 1336) (Lista de correo) (en japonés).
- ^ "Historial de actualizaciones del kernel TOPPERS / JSP" . www.toppers.jp .
- ^ "μI-TRON OS" . www.aicp.co.jp . AI Corporation.
- ^ "Foro TRON" . www.tron.org .
- ^ "Sistemas operativos en tiempo real | eSOL - Desarrollador de sistemas operativos embebidos en tiempo real" . www.esol.com .
- ^ "Extended T-Kernel RTOS | eSOL - Desarrollador de sistema operativo embebido en tiempo real" . www.esol.com .
- ^ Aoki, Toshiaki (21 de marzo de 2016). Nakajima, Shin; Talpin, Jean-Pierre; Toyoshima, Masumi; Yu, Huafeng (eds.). "Aplicación práctica de métodos formales a sistemas automotrices" (PDF) . Informe de la reunión de NII Shonan . Modelado, análisis y verificación centrados en la arquitectura de sistemas ciberfísicos. 2016 (5): 16. ISSN 2186-7437 .
- ^ "RH850 フ ァ ミ リ 用 リ ア ル タ イ ム OS [RV850]" . Renesas Electronics (en japonés).
- ^ "ETAS - RTA-OS - Productos de software RTA - Productos y sistemas de software - Búsqueda de productos - Productos ETAS" . www.etas.com . 18 de diciembre de 2008.
- ^ "Serie RTA-OSEK NEC V850E con el compilador Green Hills" (PDF) . ETAS.
- ^ "Software OSEK 2.2 de Accelerated Technology certificado en familias de procesadores de ARM, Infineon, Motorola y NEC. - Biblioteca en línea gratuita" . www.thefreelibrary.com .
- ^ "El sistema operativo de seguridad EB tresos soporta la cadena de herramientas HighTec - HighTec EDV-Systeme GmbH" . www.hightec-rt.com .
- ^ "PROYECTO TOPPERS / AUTOSAR" . www.toppers.jp (en japonés).
- ^ "eSOL lanza eMCOS Scalable POSIX-Compliant RTOS | eSOL - Desarrollador de sistema operativo integrado en tiempo real" . www.esol.com .
- ^ "Virtualización integrada" . www.sysgo.com . SYSGO AG.
- ^ "Certificación de seguridad y protección" . www.sysgo.com . SYSGO AG.
- ^ "Soporte de hardware" . www.sysgo.com . SYSGO AG.
- ^ "Industria de la solución de automoción" (PDF) . www.sysgo.com . SYSGO AG.
“Hemos desarrollado una tecnología de virtualización para nuestra arquitectura V850 para controlar múltiples sistemas en un solo núcleo de CPU sin interferencias mutuas, lo que permite un control compuesto y de alta velocidad para maquinaria industrial y automotriz, donde el tiempo real es esencial. SYSGO nos permite lograr una arquitectura de CPU escalable con tecnología de virtualización que respalda a nuestros clientes en la construcción de sistemas de desarrollo flexibles ”. Michiya Nakamura, Gerente General, 1st MCU Business Division, Renesas Electronic Corporation - ^ "Sistema operativo en tiempo real para procesadores de muchos núcleos | eSOL - Desarrollador de sistema operativo integrado en tiempo real" . www.esol.com .
- ^ "NORTi Professional" . www.mispo.co.jp (en japonés). MiSPO Co., Ltd.
- ^ "embOS V850 NEC" . SEGGER: los expertos integrados .
- ^ "embOS V850 GreenHills" . SEGGER: los expertos integrados .
- ^ "embOS V850 IAR" . SEGGER: los expertos integrados .
- ^ "世界 で 初 め て フ ラ ッ シ ュ メ モ リ を 内 蔵 し た 32 ビ ッ ト RISC 型 マ イ ク ロ コ ン ト ロ ー ラ の 発 売 に つ い て" . www.nec.co.jp (en japonés). NEC: Comunicado de prensa. 1996-03-12.
- ^ Matsui, Kenji. "ENTORNO DE DESARROLLO DE MICROCOMPUTADORAS" (PDF) . NEC Device Technology International . NEC Corporation. 2000 (71).
- ^ "Soporte de semiconductores" . www.mentor.com .
- ^ Lapides, Larry (Imperas Software Ltd) (22 de octubre de 2012). "Pruebas de software basadas en plataformas virtuales" (PDF) . elearning.renesas.com . Renesas Electronics America Inc.
- ^ "Control de tarjeta de memoria SD" . Electrónica Renesas .
- ^ "Opciones de V850 - Uso de la colección de compiladores GNU (GCC)" . gcc.gnu.org .
- ^ "Soluciones de software integradas V850 y RH850" . www.ghs.com .
- ^ "gcc / config / v850" . GitHub. 26 de enero de 2018.
- ^ "Desarrollo NEC V850" (PDF) . Herramientas GNUPro para sistemas integrados (99r1 ed.). Cygnus. 1999.
- ^ "Microordenador de Kyoto: CPU correspoinded exeGCC" . www.kmckk.co.jp (en japonés).
- ^ "Comunicado de prensa para exeGCC Rel. 3" . www.kmckk.co.jp (en japonés). Microordenador de Kyoto. 2003-05-31.
- ^ "Herramientas GNU | Descarga de cadenas de herramientas | Renesas V850" . gcc-renesas.com . CyberTHOR Studios, Ltd.
- ^ "Paquete del compilador C para la familia V850" . Electrónica Renesas .
- ^ "Restricciones de uso del paquete del compilador CA850 V850 C" (PDF) . Electrónica Renesas. 13 de septiembre de 2010.
- ^ "Paquete de software para V850 [SP850]" . Electrónica Renesas .
- ^ "Compilador CC-RH, Manual del usuario" (PDF) . Electrónica Renesas. 1 de diciembre de 2017.
- ^ "Soluciones de software integradas V850 y RH850" . www.ghs.com . Software de Green Hills.
- ^ "Compiladores de optimización de Green Hills" . www.ghs.com . Software de Green Hills.
- ^ "Herramientas de desarrollo" . www.windriver.com .
- ^ "El compilador de Wind River Diab logra el nivel 2 de SPICE automotriz y nuevas mejoras aceleran el desarrollo para sistemas de vehículos seguros" . www.windriver.com . Sistemas Windriver. 2013-11-04.
NOTICIAS DESTACADAS
• El proceso de desarrollo de Wind River Diab Compiler obtiene la certificación de nivel 2 de capacidad de proceso de SPICE para automóviles.
• El nuevo kit de calificación ISO 26262 del compilador Wind River Diab guía a los clientes en la calificación del compilador Diab para proyectos relacionados con la seguridad.
• Diab Compiler agrega soporte para los microcontroladores de la familia Renesas RH850. - ^ "Banco de trabajo integrado IAR" . www.iar.com .
- ^ "Conjunto de herramientas de desarrollo de software Renesas RH850 - Descripción general | TAREAS" . www.tasking.com .
- ^ "HighTec EDV-Systeme GmbH" . www.hightec-rt.com .
- ^ "Plataforma de desarrollo HighTec" . www.hightec-rt.com .
- ^ "Producto GAIO: Serie XASS-V - Las herramientas de desarrollo integradas estándar de la industria" . www.gaio.com .
- ^ "Herramientas de software integradas GAIO" . www.gaio.com .
- ^ "Utilidades binarias GNU: objdump" . sourceware.org .
- ^ "radare" . www.radare.org .
- ^ "Agrega soporte para v850. Por montekki · Pull Request # 938 · radare / radare2" . GitHub .
- ^ "radare / radare2" . GitHub .
- ^ "Complemento V850 IDA Pro" . Consultado el 22 de diciembre de 2008 .
- ^ "Tecnología acelerada ahora código de envío / paquete de desarrollador de laboratorio para la familia NEC V850. - Biblioteca en línea gratuita" . www.thefreelibrary.com .
- ^ a b PARTNER Manual de uso "Edición común de la serie V800" (PDF) (2.20 ed.). Laboratorio Midas. Inc. Mayo de 2000.
Descripción general de
PARTNER PARTNER es un depurador de nivel de fuente basado en Windows, desarrollado como PARTNERWin por Kyoto Micro Computer Co., Ltd., y adaptado para los productos de Midas lab Inc.
Además de las funciones básicas como fuente herramienta de depuración de nivel, como carga de programa, ejecución de programa, control de punto de interrupción, visualización / cambio de datos, visualización / cambio de código, hay otras funciones personalizadas para los productos de laboratorio de Midas. - ^ a b "WATCHPOINT: Descarga de la última versión" . www.ss-technologies.co.jp (en japonés). Tecnologías Sohwa & Sophia.
- ^ Simulador de sistema SM850 (PDF) . Renesas. 2002-10-02.
- ^ "Proveedor de IP: Renesas | Plataformas virtuales abiertas" . www.ovpworld.org .
- ^ "VDK para MCU Renesas RH850" . www.synopsys.com . Synopsys, Inc.
- ^ Herramienta de ajuste de análisis de rendimiento TW850 (PDF) (2.00 ed.). Renesas.
- ^ AZ850: System Performance Analyzer (PDF) (3.30 ed.). Renesas. 2006-02-06.
- ^ "Herramienta de prueba unitaria compatible con GAIO ISO 26262: CoverageMaster winAMS | C0 C1 MC / DC" . www.gaio.com .
- ^ "Analizador estático integrado: DoubleCheck" . www.ghs.com .
- ^ "Compiladores C / C ++ compatibles para la integración de compilación · Portal del cliente" . support.roguewave.com .
- ^ "CS + (anteriormente CubeSuite +)" . Electrónica Renesas .
- ^ a b "IE850 (anteriormente IECUBE2)" . Electrónica Renesas .
- ^ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . Electrónica Renesas .
- ^ a b Matsumoto, Toshinobu. "NUEVA METODOLOGÍA DE EMULACIÓN APOYO A MICROCOMPUTADORAS DE ALTA VELOCIDAD" (PDF) . NEC Device Technology International . COMITÉ EJECUTIVO NACIONAL. 1999 (53).
- ^ "Las herramientas de desarrollo de Trace32 son compatibles con la MCU automotriz de Renesas: Lauterbach" . Electrónica Renesas .
- ^ "Solución MCU" . sys.ndk-m.com . Naito Densei Machida Mfg. Co., Ltd.
- ^ a b "El nuevo emulador RISC totalmente integrado" (PDF) . Noticias de Trace32 . 1998 (1).
- ^ "Microordenador Kyoto: CPU correspondiente PARTNER-ETII" . www.kmckk.co.jp (en japonés). Microordenador Co., Ltd. de Kyoto
- ^ "Dispositivos IDT JTAG / EJTAG" (PDF) . Integrated Device Technology, Inc. 2000.
La gran mayoría de las ofertas de la competencia han incluido un puerto de acceso de prueba JTAG (TAP). Recientemente, han llegado productos con capacidades más mejoradas, como N-Wire / N-Trace de NEC, RISCWatch de IBM y COP de Motorola. Estas versiones de Enhanced JTAG realizan relativamente las mismas funciones y utilizan el tradicional JTAG TAP con un par de pines adicionales para un mayor control. - ^ "MPU RISC de 64 bits utiliza un esquema superescalar | EE Times" . EETimes . 2001-07-30.
- ^ Ficha técnica: MICROPROCESADOR DE 64/32 BITS VR5500 (PDF) (2a ed.). COMITÉ EJECUTIVO NACIONAL. Septiembre de 2002. p. 5.
- ^ "Entrenamiento de la interfaz JTAG" (PDF) . lauterbach.com . Lauterbach. págs. 13-15.
- ^ "JTAG IEEE 1149.1 Standard WG" . grouper.ieee.org .
- ^ "Emulador E1 [R0E000010KCE00]" . Renesas Electronics America .
- ^ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . www.renesas.com . NEC Electronics (Europa) GmbH. 2004.
- ^ "AsmisNetShop > Emulator" . sys.ndk-m.com .
- ^ "Información de producto | Asistencia para el desarrollo de microcomputadoras" . www.midas.co.jp (en japonés). Laboratorio Midas Inc.
- ^ Depurador y rastreo de V850 (PDF) (ed. 06-Nov-2017). Lauterbach.
- ^ Depurador y rastreo RH850 (PDF) (ed. 06-Nov-2017). Lauterbach.
- ^ "Microcontroladores Renesas RH850" . iSYSTEM .
- ^ "RH850 ICE" . POC (en japonés).
- ^ "consejo LUNA II" . DTS INSIGHT .
- ^ "Compiladores de soporte" . DTS INSIGHT .
- ^ "PALMiCE3 V850" . www.computex.co.jp .
- ^ "Universal Probe Blue - Admite depurador WATCHPOINT" . www.ss-technologies.co.jp (en japonés). Tecnologías Sohwa & Sophia.
- ^ "JTAG ICE: SOCIO-Jet" . www.kmckk.co.jp (en japonés). Microordenador de Kyoto.
- ^ PowerTrace para NEXUS (PDF) . Lauterbach. 2013-06-14.
- ^ "Microcontroladores Renesas RH850" . iSYSTEM .
- ^ "Analizador en chip" . Trident infosol .
- ^ "TESSERA TECHNOLOGY INC" . www.tessera.co.jp (en japonés).
- ^ "Servicio de Programación ROM" . MINATO HOLDINGS INC. (En japonés).
- ^ "¿Qué es el estándar IEEE 1532? | Keysight (anteriormente, medición electrónica de Agilent)" .
- ^ ICL3221, ICL3222, ICL3223, ICL3232, ICL3241, ICL3243: Ficha técnica (PDF) (22.00 ed.). 2015-09-01.
- ^ a b "Lista de MCU compatibles con Renesas Flash Programmer V2" . Electrónica Renesas .
- ^ "Programador Renesas Flash (Programación GUI) [V2]" . Electrónica Renesas .
- ^ "Programador Renesas Flash (GUI de programación)" . Electrónica Renesas .
- ^ PG-FP6 V1.01 Manual del usuario del programador de memoria flash (PDF) (1.00 ed.). Renesas. 2018-02-20.
- ^ Hoja de datos de UPD70P3000 (PDF) (3.00 ed.). Renesas. 1997-08-01.
- ^ Hoja de datos de UPD70P3002 (PDF) (3.00 ed.). Renesas. 1997-07-01.
- ^ PG-1500 Manual del usuario (PDF) (4.00 ed.). Renesas. 1997-05-01.
- ^ Hoja de datos de UPD27C1001A (PDF) . COMITÉ EJECUTIVO NACIONAL.
- ^ Jordan, Larry T., Seeq Technology, Inc. (18 de septiembre de 1981). "US 4.451.903A: Método y dispositivo para codificar información de productos y programación en semiconductores" (PDF) . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de Estados Unidos.
- ^ Ciertos dispositivos y productos semiconductores EPROM, EEPROM, memoria flash y microcontrolador flash que los contienen, inv. 337-TA-395 . Editorial DIANE. ISBN 9781457824975.
- ^ "Chips de lectura / escritura VVDI PROG con cables Reflash ECU / MCU / MC9S12 | Blog oficial de OBDexpress.co.uk" . blog.obdexpress.co.uk .
enlaces externos
- Página de producto de la familia Renesas V850
- Página de producto de la familia Renesas RH850
- Página oficial del "Programa de longevidad de productos (PLP)" de Renesas
- La foto del V850 (quizás el V851) introducida en 1994 por Nikkei BP (en japonés, se requiere registro)
- Muere la foto del V853 por el comunicado de prensa de NEC (en japonés)
- Folleto archivado: V850 (2002-2005) (4a Ed.)
- Manual de usuario archivado: V810 Family Architecture (Rev 1) 1995
- Manual de usuario oficial: Arquitectura V850 (Rev. 7.00) 1994—
- Manual de usuario oficial: Arquitectura V850E (Rev. 6.00) 1996—
- Manual de usuario oficial: Arquitectura V850E1 (Rev. 3.01) 1999—
- Manual de usuario oficial: Arquitectura V850ES (Rev. 4.00) 2002—
- Manual de usuario oficial: Arquitectura V850E2 (Rev. 1.01) 2004—
- Manual de usuario oficial: Arquitectura V850E2M (Rev. 1.00) 2012—
- Manual oficial del usuario: Arquitectura V850E2S (Rev. 1.00) 2014—
- Manual de usuario archivado: Hardware V805 y V810 (Rev.5) 1996
- Manual oficial del usuario: V852 Hardware (Rev. 3) 1995— : variante PROM.
- Manual oficial del usuario: V853 Hardware (Rev. 6) 1996— : La primera variante de memoria flash.
- Manual de usuario archivado: Hardware NU85E (Rev. 3) 2000—
- Manual de usuario archivado: controlador de memoria Nx85E500
- Manual del usuario archivado: Controlador de memoria NA85E535, NBA85E535Vxx (Rev. 2) 2001—
- Ficha de datos archivada: V810, Total 66 páginas (Rev.3) 1993
- Estado actual de la CPU integrada en el diseño de SoC, NEC Tech. Journal 1-5 pp.38-45 (diciembre de 2006)
- Renesas: descripción general de la arquitectura V850, alto rendimiento y eficiencia energética
- Renesas: Arquitectura RH850 (RH850 y RL78 - Nueva generación de microcontroladores automotrices), DevCon 2012
- Manual oficial del usuario: CA850 Ver. 3.20 - Paquete del compilador de C - Funcionamiento (Rev. 1.00) 2007—
- Manual oficial del usuario: Compilador CC-RH (Rev. 1.04) 2015—
- Nota de aplicación oficial: Uso del compilador GHS con RH850 (Rev. 2.00) 2014—
- Nota de aplicación oficial: Procesamiento de señales digitales con dispositivos V850 y V850E (Rev. 1.01) 2005—
- Página de producto de Renesas IE850 (anteriormente IECUBE2)
- Binarios construidos de GNU Compiler Collection para V850
- Software Green Hills (GHS): Soluciones de software integradas V850 y RH850
- Midas Lab .: KIT-NA85E2-TP (-H) (en japonés)
- Midas Lab .: página de producto del emulador en circuito RTE-2000-TP (en japonés)
- Archivado: Entorno de desarrollo de la serie V850 (febrero de 2006). Consultado el 28 de enero de 2018.
- SlidePlayer.com: MCU de 32 bits de potencia ultrabaja serie V850E2 / Jx4 - Migración de MCU V850ES / Jx3 -