El MCST R500S ( Ruso : МЦСТ R500S ) es un sistema en un chip de 32 bits , desarrollado por el Centro de Moscú de Tecnologías SPARC (MCST) y fabricado por TSMC .
Información general | |
---|---|
Lanzado | 2007 |
Diseñada por | Centro de Moscú de Tecnologías SPARC (MCST) |
Fabricante (s) común (es) | |
Actuación | |
Max. Frecuencia de reloj de la CPU | 500 MHz |
Arquitectura y clasificación | |
Conjunto de instrucciones | SPARC V8 |
Especificaciones físicas | |
Núcleos |
|
Aspectos destacados del MCST R500S
- implementa la arquitectura de conjunto de instrucciones SPARC V8 (ISA)
- doble núcleo
- los dos núcleos pueden funcionar en redundancia para aumentar la confiabilidad del sistema.
- especificaciones básicas:
- en orden, un solo número
- Canalización de enteros de 5 etapas
- Tubería de punto flotante de 7 etapas
- Caché de instrucciones L1 de 16 KB
- Caché de datos L1 de 32 KB
- caché L2 compartida de 512 KB
- controladores integrados:
- Frecuencia de reloj de 500 MHz
- Proceso de 130 nm
- tamaño de matriz 100 mm 2
- ~ 45 millones de transistores
- consumo de energía 5W