NEC V60 [1] [2] fue un microprocesador CISC fabricado por NEC a partir de 1986. Tiene una unidad de administración de memoria (MMU) y soporte de sistema operativo en tiempo real (RTOS) para ambos sistemas orientados a aplicaciones de usuario basados en Unix [3] y para sistemas embebidos orientados al control de hardware basados en I-TRON . Este artículo también describe el V70 y el V80 , ya que comparten la misma arquitectura de conjunto de instrucciones (ISA) con el V60. [4] Además, un co- FPP dedicado , [5]Se describen el mecanismo tolerante a fallas bloqueado de múltiples CPU denominado FRM , las herramientas de desarrollo que incluyen el sistema certificado por Ada MV-4000 y el emulador en circuito (ICE). Su sucesor, [6] las familias de productos de la serie V800 , se presentan brevemente.
Información general | |
---|---|
Lanzado | V60: 1986 V70: 1987 V80: 1989 AFPP: 1989 |
Fabricante (s) común (es) | |
Actuación | |
Max. Frecuencia de reloj de la CPU | V60: 16 MHz V70: 20/25 MHz V80: 25/33 MHz AFPP: 20 MHz |
Ancho de datos | V60: 16 (int. 32) V70: 32 V80: 32 |
Ancho de la dirección | V60: 24 (int. 32) V70: 32 V80: 32 |
Ancho de la dirección virtual | 32 Lineal [1] |
Cache | |
Caché L1 | V80: 1 K / 1 K |
Arquitectura y clasificación | |
Solicitud | Embebido , miniordenador , sala de juegos |
Min. tamaño de la característica | V60: 1,5 / 1,2 μm V70: 1,5 / 1,2 μm V80: 0,8 μm AFPP: 1,2 μm |
Microarquitectura | "V60 / V70", "V80" |
Conjunto de instrucciones | NEC V60-V80 [1] |
Instrucciones | V60 / V70: 119 V80: 123 |
Extensiones |
|
Especificaciones físicas | |
Transistores |
|
Coprocesador | AFPP (μPD72691) |
Paquete (s) | |
Productos, modelos, variantes | |
Nombre (s) de código de producto |
|
Historia | |
Predecesor | V20-V50 |
Sucesor | Serie V800 |
Las aplicaciones del V60 / V70 / V80 cubrieron un área amplia, incluyendo: centrales telefónicas de conmutación de circuitos , miniordenadores , sistemas de guía aeroespacial , [7] procesadores de texto , computadoras industriales y varias salas de juegos .
Introducción
NEC V60 [2] [1] es un procesador CISC [8] fabricado por NEC a partir de 1986. [9] Fue el primer microprocesador de propósito general de 32 bits disponible comercialmente en Japón. [10]
Basado en un diseño relativamente tradicional para el período, [11] [12] [13] [14] [15] el V60 fue una desviación radical del anterior procesador de la serie V de 16 bits de NEC, el V20-V50 , [16 ] que se basaron en el modelo Intel 8086 , [8] aunque el V60 tenía la capacidad de emular al V20 / V30. [1] : §10
Según la documentación de NEC, este cambio en la arquitectura de la computadora se debió a la creciente demanda y la diversidad de lenguajes de programación de alto nivel . Tales tendencias requerían un procesador con un rendimiento mejorado, logrado al duplicar el ancho del bus a 32 bits, y con una mayor flexibilidad facilitada por tener una gran cantidad de registros de propósito general. [2] [1] Estas eran características comunes de los chips RISC . [17] En ese momento, la transición de CISC a RISC parecía traer muchos beneficios para los mercados emergentes.
Hoy en día, los chips RISC son comunes y los diseños CISC, como el x86 de Intel y el 80486, que han sido la corriente principal durante varias décadas, adoptan internamente características RISC en sus microarquitecturas . [18] [19] Según Pat Gelsinger , la compatibilidad binaria con versiones anteriores del software heredado es más importante que cambiar la ISA. [20]
Descripción general
Conjunto de instrucciones
El V60 ( también conocido como μPD70616) conservó una arquitectura CISC . [21] Su manual describe que su arquitectura tiene "características de mainframe y supercomputadoras de gama alta ", con un conjunto de instrucciones totalmente ortogonal que incluye instrucciones de longitud no uniforme, operaciones de memoria a memoria que incluyen manipulación de cadenas y operandos complejos. -esquemas de direcciones. [1] [2] [17]
Familia
El V60 funciona como un procesador de 32 bits internamente, mientras que externamente proporciona buses de datos de 16 bits y direcciones de 24 bits. Además, el V60 tiene 32 registros de propósito general de 32 bits. [1] : §1 Su arquitectura básica se utiliza en varias variantes. El V70 (μPD70632), lanzado en 1987, proporciona buses externos de 32 bits. Lanzado en 1989, el V80 (μPD70832) [4] es la culminación de la serie: tiene cachés en chip, un predictor de rama y menos dependencia del microcódigo para operaciones complejas. [22]
Software
El sistema operativo desarrollado para la serie V60-V80, generalmente está orientado hacia operaciones en tiempo real . Se migraron varios sistemas operativos a la serie, incluidas las versiones en tiempo real de Unix e I-TRON. [23] [24]
Debido a que el V60 / V70 se usó en varios juegos de arcade japoneses , su arquitectura de conjunto de instrucciones se emula en el simulador de CPU MAME . [25] El último código de fuente abierta está disponible en el repositorio de GitHub . [26]
FRM
Los tres procesadores tienen el mecanismo de bloqueo modular múltiple sincrónico FRM (Functional Redundancy Monitoring) , que permite sistemas informáticos tolerantes a fallas . Requiere múltiples dispositivos del mismo modelo, uno de los cuales luego opera en "modo maestro", mientras que los otros dispositivos escuchan el dispositivo maestro, en "modo verificador". Si dos o más dispositivos emiten simultáneamente resultados diferentes a través de sus pines de "salida de falla", los circuitos externos pueden tomar una decisión de votación por mayoría. Además, se puede seleccionar un método de recuperación para la instrucción no coincidente, ya sea "retroceder por reintento" o "retroceder por excepción", mediante un pin externo. [27] [28] [1] : §11 [4] [29] [30] : §3-229, 266
Nombre de PIN | E / S | Función |
---|---|---|
BMODE (FRM) | Aporte | Seleccione el modo de bus normal (maestro) o el modo de funcionamiento FRM (comprobador) |
BLOQUE ( MSMAT ) | Producción | Salida maestra que solicita bloqueo del bus, es decir, congelación del funcionamiento del bus Salida del verificador que indica que se ha detectado una discrepancia |
BFREZ | Aporte | Afirmación para congelar la operación del autobús |
RT / EP | Aporte | Seleccionar entrada para "retroceder por reintento" o "retroceder por excepción" |
V60
El trabajo en el procesador V60 comenzó en 1982 con unos 250 ingenieros bajo el liderazgo de Yoichi Yano, [31] y el procesador debutó en febrero de 1986. [32] Tenía una tubería de seis etapas, una unidad de gestión de memoria incorporada y aritmética de coma flotante. Se fabricó utilizando una tecnología de proceso CMOS de aluminio y metal de dos capas, bajo una regla de diseño de 1,5 μm , para implementar 375.000 transistores en un troquel de 13,9 × 13,8 mm 2 . [9] [33] Funciona a 5 V e inicialmente estaba empaquetado en un PGA de 68 pines . [34] La primera versión corrió a 16 MHz y alcanzó 3,5 MIPS . [33] Su precio de muestra en el lanzamiento se fijó en 100.000 yenes (588,23 dólares). Entró en producción a gran escala en agosto de 1986. [33]
Sega empleó este procesador para la mayoría de sus juegos de arcade en la década de 1990; Tanto la arquitectura Sega System 32 como la Sega Model 1 utilizaron V60 como su CPU principal. (Este último usó la variante μPD70615 de menor costo, [35] que no implementa la emulación V20 / V30 y FRM. [36] ) El V60 también se usó como CPU principal en la arquitectura arcade SSV, llamado así porque era desarrollado conjuntamente por Seta , Sammy y Visco . [37] Sega originalmente consideró usar un V60 de 16 MHz como base para su consola Sega Saturn ; pero después de recibir la noticia de que la PlayStation empleaba un procesador MIPS R3000A de 33,8 MHz , en su lugar eligió el diseño dual -SH-2 para el modelo de producción. [38]
En 1988, NEC lanzó un kit llamado PS98-145-HMW [39] para entusiastas de Unix . El kit contenía una placa de procesador V60 que se podía conectar a modelos seleccionados de la serie de computadoras PC-9800 y una distribución de su puerto UNIX System V , el PC-UX / V Rel 2.0 (V60) , en 15 disquetes de 8 pulgadas. . El precio de venta sugerido para este kit era de 450.000 yenes. [39] Las propias empresas del grupo NEC emplearon intensivamente el procesador V60. Su conmutador de circuito telefónico (intercambio), que fue uno de los primeros objetivos previstos, usó V60. En 1991, ampliaron su línea de productos de procesador de texto con Bungou Mini (文豪 ミ ニ en japonés) serie 5SX, 7SX y 7SD, que utilizaba el V60 para el procesamiento rápido de fuentes de contorno , mientras que el procesador principal del sistema era un NEC V33 de 16 MHz . [40] [41] Además, se emplearon variantes de microcódigo V60 en la serie de minicomputadoras MS-4100 de NEC , que era la más rápida en Japón en ese momento. [42] [43] [44]
V70
El V70 (μPD70632) mejoró en el V60 al aumentar los buses externos a 32 bits, igual a los buses internos. También se fabricó en 1,5 μm con un proceso de dos capas metálicas. Su matriz de 14,35 × 14,24 mm 2 tenía 385.000 transistores y estaba empaquetada en un PGA cerámico de 132 pines . Su MMU tenía soporte para la búsqueda por demanda . Su unidad de punto flotante cumplía con IEEE 754 . [29] La versión de 20 MHz alcanzó un rendimiento máximo de 6.6 MIPS y tenía un precio, en el lanzamiento en agosto de 1987, de ¥ 100,000 ($ 719.42). La capacidad de producción inicial fue de 20.000 unidades por mes. [45] Un informe posterior lo describe como fabricado en CMOS de 1,2 micrómetros en un dado de 12,23 × 12,32 mm 2 . [4] El V70 tenía un sistema de bus externo de dos ciclos sin tubería (T1-T2), mientras que el del V60 operaba a 3 o 4 ciclos (T1-T3 / T4). [4] [2] Por supuesto, las unidades internas fueron canalizadas.
El V70 fue utilizado por Sega en su System Multi 32 [46] y por Jaleco en su Mega System 32 . (Vea la foto del V70 montado en la placa de circuito impreso de este último sistema ). [47]
JAXA incorporó su variante del V70, con el sistema operativo I-TRON RX616 , en la Computadora de Control de Guiado de los cohetes portadores H-IIA , en satélites como el Akatsuki (Venus Climate Orbiter) , y la Estación Espacial Internacional Kibo (ISS). ) módulo . [7] [48] [49] Los vehículos de lanzamiento H-IIA se desplegaron a nivel nacional, en Japón, aunque sus cargas útiles incluían satélites de países extranjeros. Como se describe en la hoja de ruta LSI (MPU / ASIC) de JAXA , esta variante V70 se denomina "MPU de 32 bits (H32 / V70)", cuyo desarrollo, probablemente incluyendo la fase de prueba (QT), fue "desde mediados de los 80 hasta principios de los 90". . [50] : 9 [51] Esta variante se utilizó hasta su reemplazo, en 2013, por el HR5000 de 64 bits, 25 MHz microprocesador , que se basa en la arquitectura MIPS64-5Kf , [52] fabricado por HIREC, cuyo desarrollo se completó alrededor de 2011. [53] [54] [55]
La "Adquisición de datos del entorno espacial" para el V70 se realizó en las instalaciones expuestas de Kibo-ISS.
Artículo | No. de parte | SEE (Efecto de evento único) Elemento supervisado | Resultado [56] |
---|---|---|---|
V70-MPU | NASDA 38510 / 92101xz | SEU (trastorno de evento único) SEL (bloqueo de evento único) | No observado (—2010/9/30) |
V80
El V80 (μPD70832) [4] se puso en marcha en la primavera de 1989. Mediante la incorporación de las memorias caché en chip y un predictor de saltos , se declaró el NEC de 486 por Computer Business Review . [57] [58] El rendimiento del V80 fue de dos a cuatro veces mayor que el del V70, dependiendo de la aplicación. Por ejemplo, en comparación con el V70, el V80 tenía un multiplicador de hardware de 32 bits que reducía el número de ciclos necesarios para completar una instrucción de máquina de multiplicación de enteros de 23 a 9. (Para obtener diferencias más detalladas, consulte la sección de arquitectura de hardware a continuación. ) El V80 se fabricó en un proceso CMOS de 0,8 micrómetros en un área de matriz de 14,49 × 15,47 mm 2 , implementando 980.000 transistores. Estaba empaquetado en un PGA de 280 pines y funcionaba a 25 y 33 MHz con rendimientos máximos declarados de 12,5 y 16,5 MIPS, respectivamente. El V80 tenía cachés on-die independientes de 1 KB tanto para instrucciones como para datos. Tenía un predictor de rama de 64 entradas , al que se le atribuía una ganancia de rendimiento del 5%. Los precios de lanzamiento del V80 se citaron como equivalentes a $ 1200 para el modelo de 33 MHz y $ 960 para el modelo de 25 MHz. Supuestamente, se programó un modelo de 45 MHz para 1990, [58] pero no se materializó.
El V80, con microprocesadores periféricos simples μPD72691 co-FPP y μPD71101 , se utilizó para una computadora industrial que ejecuta el sistema operativo UNIX en tiempo real RX-UX832 y un sistema de ventanas basado en X11-R4 . [59] [60]
AFPP (co-FPP)
El procesador avanzado de punto flotante (AFPP) (μPD72691) es un coprocesador para operaciones aritméticas de punto flotante. [61] Los propios V60 / V70 / V80 pueden realizar operaciones aritméticas de punto flotante, pero son muy lentos porque carecen de hardware dedicado a tales operaciones. En 1989, para compensar a V60 / V70 / V80 por su rendimiento de punto flotante bastante débil, NEC lanzó este coprocesador de punto flotante de 80 bits para precisión simple de 32 bits , precisión doble de 64 bits y precisión extendida de 80 bits. operaciones de acuerdo con las especificaciones IEEE 754 . [5] [4] Este chip tenía un rendimiento de 6.7 MFLOPS , haciendo multiplicación de matrices de vectores mientras operaba a 20 MHz. Se fabricó utilizando un proceso CMOS de doble capa de metal de 1,2 micrómetros, lo que dio como resultado 433.000 transistores en una matriz de 11,6 × 14,9 mm 2 . [5] Estaba empaquetado en un PGA de 68 pines . Este coprocesador se conectaba a un V80 a través de un bus dedicado, a un V60 o V70 a través de un bus principal compartido, lo que limitaba el rendimiento máximo. [4]
Arquitectura de hardware
El V60 / V70 / V80 compartió una arquitectura básica. Tenían treinta y dos de 32 bits registros de propósito general , con el último tres de ellos se usa comúnmente como puntero de pila , puntero de marco , y puntero del argumento , que bien adaptado lenguaje de alto nivel compiladores ' convenciones de llamada . [29] [62] El V60 y V70 tienen 119 instrucciones de máquina, [29] con ese número extendido ligeramente a 123 instrucciones para el V80. Las instrucciones son de longitud no uniforme , entre uno y 22 bytes, [1] y toman dos operandos, los cuales pueden ser direcciones en la memoria principal. [4] Después de estudiar el manual de referencia del V60, Paul Vixie lo describió como "un arco muy VAX , con un modo de emulación V20 / V30 (lo que [...] significa que puede ejecutar el software Intel 8086/8088)". [63]
El V60 – V80 tiene una unidad de administración de memoria incorporada (MMU) [9] [61] que divide un espacio de direcciones virtuales de 4 GB en cuatro secciones de 1 GB, y cada sección se divide en 1.024 áreas de 1 MB , y cada área está compuesta por 256 páginas de 4 KB . En el V60 / V70, cuatro registros (ATBR0 a ATBR3) almacenan punteros de sección, pero las "entradas de tablas de área" (ATE) y las entradas de tablas de páginas (PTE) se almacenan en la RAM fuera del chip. El V80 fusionó los registros ATE y ATBR, que están en el chip, con solo las entradas PTE almacenadas en la RAM externa, lo que permite una ejecución más rápida de errores de búfer de búsqueda de traducción (TLB) al eliminar una lectura de memoria. [4]
Los búferes de traducción automática en el V60 / 70 son de 16 entradas totalmente asociativas con reemplazo realizado por microcódigo . El V80, por el contrario, tiene un TLB asociativo de 64 entradas y 2 vías con reemplazo realizado en hardware. El reemplazo de TLB tomó 58 ciclos en el V70 e interrumpió la ejecución en cadena de otras instrucciones. En el V80, un reemplazo de TLB toma solo 6 u 11 ciclos dependiendo de si la página está en la misma área; La interrupción de la tubería ya no ocurre en el V80 debido a la unidad de hardware de reemplazo TLB separada, que opera en paralelo con el resto del procesador. [4]
Los tres procesadores utilizan el mismo mecanismo de protección, con 4 niveles de protección establecidos a través de una palabra de estado del programa , siendo el anillo 0 el nivel privilegiado que podría acceder a un conjunto especial de registros en los procesadores. [4]
Los tres modelos admiten una configuración de redundancia de modo triple con tres CPU utilizadas en un esquema bizantino de tolerancia a fallas con señales de bloqueo de bus, reintento de instrucciones y reemplazo de chip. [4] [28] El V80 agregó señales de paridad a sus buses de datos y direcciones. [4]
Las operaciones de cadena se implementaron en microcódigo en el V60 / V70; pero estos fueron ayudados por una unidad de control de datos de hardware , funcionando a la velocidad máxima del bus, en el V80. Esto hizo que las operaciones de cuerdas fueran cinco veces más rápidas en el V80 que en el V60 / V70. [4]
Todas las operaciones de punto flotante se implementan en gran medida en microcódigo en toda la familia de procesadores y, por lo tanto, son bastante lentas. En el V60 / V70, las operaciones de coma flotante de 32 bits toman 120/116/137 ciclos para la suma / multiplicación / división, mientras que las operaciones de coma flotante de 64 bits correspondientes toman 178/270/590 ciclos. El V80 tiene una asistencia de hardware limitada para las fases de las operaciones de punto flotante, por ejemplo, descomposición en signo, exponente y mantisa, por lo que se afirmó que su unidad de punto flotante era hasta tres veces más efectiva que la del V70, con 32- operaciones de punto flotante de bits que toman 36/44/74 ciclos y operaciones de 64 bits que toman 75/110/533 ciclos (suma / multiplicación / división). [4]
Sistemas operativos
Unix (tiempo no real y tiempo real)
NEC portó varias variantes del sistema operativo Unix a sus procesadores V60 / V70 / V80 para sistemas orientados a aplicaciones de usuario, incluidos los de tiempo real. La primera versión del puerto UNIX System V de NEC para V60 se llamó PC-UX / V Rel 2.0 (V60). [64] (Consulte también las fotos de enlaces externos a continuación). NEC desarrolló una variante de Unix con un enfoque en el funcionamiento en tiempo real para ejecutarse en V60 / V70 / V80. Llamado Real-time UNIX RX-UX 832, tiene una estructura de kernel de doble capa, con toda la programación de tareas manejada por el kernel en tiempo real. [3] También se desarrolló una versión multiprocesador de RX-UX 832, denominada MUSTARD (multiprocesador Unix para sistemas embebidos en tiempo real). [65] El prototipo de computadora con motor MOSTAZA utiliza ocho procesadores V70. Utiliza la función FRM y puede configurar y cambiar la configuración del maestro y el verificador a pedido. [66] [67]
I-TRON (tiempo real)
Para orientadas en hardware de control de sistemas embebidos , la I-TRON basados en el sistema operativo en tiempo real, llamado RX616, fue implementado por NEC para el V60 / V70. [27] [23] El RX616 de 32 bits era una bifurcación continua del RX116 de 16 bits , que era para el V20-V50 . [45] [24]
FlexOS (en tiempo real)
En 1987, Digital Research, Inc. también anunció que planeaba portar FlexOS al V60 y V70. [68]
CP / M y DOS (heredado de 16 bits)
El V60 también podría ejecutar programas CP / M y DOS (portados desde la serie V20-V50) usando el modo de emulación V20 / V30. [33] Según un artículo de 1991 en InfoWorld , Digital Research estaba trabajando en una versión de DOS concurrentes para el V60 en algún momento; pero esto nunca se lanzó, ya que los procesadores V60 / V70 no se importaron a los EE. UU. para su uso en clones de PC. [69]
Herramientas de desarrollo
Compiladores cruzados de C / C ++
Como parte de su kit de herramientas de desarrollo y entorno de desarrollo integrado (IDE), NEC tenía su propio compilador C , el PKG70616 "Paquete de herramientas de generación de software para V60 / V70". [70] Además, GHS ( Green Hills Software ) hizo su compilador de modo nativo C (MULTI), y MetaWare, Inc. [71] (actualmente Synopsys , vía ARC International ) hizo uno, para V20 / V30 (Intel 8086), modo de emulación, llamado High C / C ++. [72] [19] : reconocimiento Cygnus Solutions (actualmente Red Hat ) también portó GCC como parte de una bifurcación mejorada del sistema de compilación GNU (EGCS), [73] pero parece que no es público. [74] [75]
A partir de 2018[actualizar], El directorio de necv70 procesador específico aún se mantiene viva en los NEWLIB bibliotecas de lenguaje C (libc.a y libm.a) por RedHat . [76] Parece que se ha realizado un mantenimiento reciente en Sourceware.org. El último código fuente está disponible en su repositorio git . [77]
MV-4100 Sistema certificado por Ada 83
El "sistema de plataforma" certificado por Ada 83 se denominó MV-4000, certificado como "MV4000". Esta certificación se realizó con un sistema de destino que utilizaba el sistema operativo UNIX RX-UX 832 en tiempo real que se ejecutaba en un sistema basado en VMEbus (IEEE 1014) con una placa de procesador V70 conectada. El host del compilador cruzado era un equipo de ingeniería de NEC Work Station EWS 4800 , cuyo sistema operativo host, EWS-US / V , también estaba basado en UNIX System V. [78] [79] [80] [81]
El procesador recibió la validación Ada-83 de AETECH, Inc. [78]
(Nota: De acuerdo con los Procedimientos de validación de Ada (Versión 5.0), ya no se emitirán certificados para los compiladores de Ada 83. Las pruebas pueden ser realizadas por un Laboratorio de evaluación de la conformidad de Ada (ACAL) para requisitos de adquisición específicos, y la ACAA emitirá un carta afirmando tales pruebas, pero no se emitirán certificados. Todos los certificados de validación emitidos para pruebas bajo la Versión 1.11 de la serie de pruebas ACVC expiraron el 31 de marzo de 1998. [82] )
Nombre del sistema | Número certificado | Tipo de compilador | Máquina HOST | SO HOST | Máquina OBJETIVO | SO OBJETIVO |
---|---|---|---|---|---|---|
Sistema de compilación NEC Ada para EWS-UX / V a V70 / RX-UX832, versión 1.0 | 910918S1.11217 | Base | NEC EWS4800 / 60 | EWS-UX / V R8.1 | NEC MV4000 | RX-UX832 V1.6 |
NEC Ada Compiler System para EWS-UX / V (versión 4.0) a V70 / RX-UX832 versión 4.1 (4.6.4) | 910918S1.11217 | Derivado | Serie EWS4800 Superstation RISC | EWS-UX / V (R4.0) R6.2 | NEC MV4000 | RX-UX832 V1.63 |
Características del MV ‑ 4000 [79] |
---|
Bus del sistema: IEEE1014 D1.2 / IEC821 Rev C.1 (8 ranuras) |
Bus de expansión: bus de caché IEC822 Rev C o V70 (6 ranuras) |
Disco duro SCSI de 3,5 pulgadas integrado de 100 M bytes (formateado) |
Unidad de disquete de 3,5 pulgadas incorporada de 1 MB y 3,5 pulgadas 1 |
Expansión SCSI (1 canal) |
Evaluación EMI: VCCI - 1 tipo |
Kits de placas de evaluación
NEC lanzó algunos kits de placas de evaluación enchufables para el V60 / V70.
No. de piezas | Descripciones | Observaciones |
---|---|---|
EBIBM-7061UNX | Placa esclava del coprocesador V60 con Unix para PC-XT / AT | con PC-UX / V Rel 2.0 (V60) |
PS98-145-HMW | Placa esclava del coprocesador V60 con Unix para NEC PC-9801 | con PC-UX / V Rel 2.0 (V60) |
EBIBM-70616SBC | Ordenador de placa única V60 para Multibus I | |
Una parte de MV-4000 | Computadora de placa única V70 para VMEbus | Ada 83 certificado |
Emulador en circuito
Soporte de depuración de software en chip con el IE-V60
NEC basó su propio emulador en circuito basado en sonda completo (no ROM y no JTAG ) , el IE-V60, en el V60, porque los propios chips V60 / V70 tenían capacidades de chip emulador. El IE-V60 fue el primer emulador en circuito para V60 fabricado por NEC. También tenía una función de programador PROM. Sección 9.4, pág. 205 [2] NEC lo describió como una "función de depuración de software fácil de usar". Los chips tienen varias excepciones de captura, como lectura (o escritura) de datos en la dirección especificada por el usuario y 2 puntos de interrupción simultáneamente. Sección 9 [1]
Pines de estado del bus externo
El sistema de bus externo indica su estado de bus usando 3 pines de estado, que proporcionan tres bits para señalar condiciones tales como búsqueda de primera instrucción tras rama, búsqueda de instrucción continua , acceso a datos TLB , acceso a datos individuales y acceso a datos secuenciales . Sección 6.1, p. 114 [2]
ST [2: 0] | Descripción |
---|---|
111 | Búsqueda de instrucciones |
011 | Búsqueda de instrucciones tras rama |
101 | Acceso a datos "TLB" |
100 | Acceso a datos de la tabla "base del sistema (vector de interrupciones y excepciones)" |
011 | Acceso a datos únicos |
010 | Acceso a datos de ruta corta (dirección omitida por lectura después de escritura) |
001 | Acceso secuencial a datos |
Depurando con V80
Estas funciones de depuración de software y hardware también se integraron en el V80. Sin embargo, el V80 no tenía un emulador en circuito , posiblemente debido a la presencia de este tipo de software como en tiempo real UNIX RX-UX 832 y en tiempo real I-TRON RX616 rindió tal función innecesaria. Una vez que Unix arranca, no hay necesidad de un emulador en circuito para desarrollar controladores de dispositivo o software de aplicación . Lo que se necesita es un compilador de C , un compilador cruzado y un depurador de pantalla , como GDB-Tk , que funcione con el dispositivo de destino.
HP 64758
Hewlett Packard (actualmente Keysight ) ofreció hardware de emulación en circuito basado en módulos de sondeo para el V70, construido sobre sus sistemas HP 64700 Series, [83] [84] el sucesor de HP 64000 Series, específicamente HP 64758. [85 ] [86] [83] Habilita la función de seguimiento como un analizador lógico . Este equipo de prueba también muestra el código fuente desensamblado automáticamente, con visualización de datos de seguimiento y sin un archivo de objeto , [83] y muestra el código fuente de lenguaje de alto nivel cuando se proporcionan el código fuente y los archivos de objeto y se compilaron en formato DWARF . También se incluía en el catálogo una interfaz para el V60 (10339G), [86] pero el largo cable de sonda requería dispositivos "calificados de grado especial", es decir, el grado V70 de alta velocidad.
HP 64758: unidades principales, subunidades e interfaz alojada
Producto | Descripción |
---|---|
64758A | Emulador V70 de 20 MHz con 512 KB de memoria de emulación |
64758AX | Actualización única |
64758B | Emulador V70 20MHZ con 1MB de memoria de emulación |
64758G | Subsistema de emulación V70 de 20 MHz, 512 KB |
64758H | Subsistema de emulación V70 de 20 MHz, 1 MB |
64758S | V70 (uPD70632): interfaz de usuario alojada |
Opciones de software
Producto | Descripción |
---|---|
64879L | Ensamblador / enlazador V70, licencia de usuario único |
El 64879M | Ensamblador / enlazador V70, medios y manuales |
64879U | Licencia multiusuario V70 Assembler / Linker |
Opciones de hardware
Producto | Descripción |
---|---|
B3068B | Interfaz gráfica de usuario alojada en V70 |
10339G | Interfaz NEC V60 |
E2407A | Interfaz NEC V70 |
Fallas
Fracaso estratégico de la microarquitectura V80
En su fase de desarrollo, se pensó que el V80 tenía el mismo rendimiento que el Intel 80486 , [87] pero terminaron teniendo muchas características diferentes. La ejecución interna de cada instrucción del V80 necesitó al menos dos ciclos, mientras que la del i486 requirió uno. La tubería interna del V80 parecía ser asincrónica en búfer , pero la del i486 era sincrónica . En otras palabras, la microarquitectura interna de V80 era CISC , pero la de i486 era RISC . Ambos ISA permitían instrucciones CISC largas y no uniformes , pero el i486 tenía un bus de memoria caché interna más amplio de 128 bits , mientras que el del V80 tenía un ancho de 32 bits. Esta diferencia se puede ver en las fotos de sus matrices. [4] [19] [22] [18] El diseño fue fatal desde el punto de vista del rendimiento, pero NEC no lo cambió. NEC pudo haber sido capaz de rediseñar el diseño físico , con el mismo nivel de transferencia de registro , pero no fue así.
Falta de éxito comercial
La arquitectura V60-V80 no tuvo mucho éxito comercial. [32]
El V60, V70 y V80 se enumeraron en los catálogos NEC de 1989 y 1990 en su empaque PGA . [88] [89] Un catálogo de NEC de 1995 todavía enumeraba el V60 y V70 (no solo en su versión PGA sino también en un paquete QFP , y también incluía una variante de bajo costo del V60 llamada μPD70615, que eliminó V20 / V30 emulación y función FRM), junto con su variedad de conjuntos de chips; pero el V80 no se ofreció en este catálogo. [36] La edición de 1999 del mismo catálogo ya no tenía ningún producto V60-V80. [90]
Sucesores
La serie V800
En 1992, NEC lanzó un nuevo modelo, el microcontrolador de 32 bits de la serie V800 ; pero no tenía una unidad de gestión de memoria (MMU). [91] Tenía una arquitectura basada en RISC , inspirada en las arquitecturas Intel i960 y MIPS , y otras instrucciones del procesador RISC, como JARL (Jump and Register Link) y arquitectura de carga / almacenamiento .
En ese momento, los enormes activos de software del V60 / V70, como Unix en tiempo real, fueron abandonados y nunca regresaron a sus sucesores, un escenario que Intel evitó.
La serie V800 tenía 3 variantes principales, las familias V810, V830 y V850 . [92] [6] [93]
El V820 (μPD70742) era una variante simple del V810 (μPD70732), pero con periféricos.
Es posible que la designación V840 se haya omitido como designación debido a la tetrafobia japonesa (consulte la página 58 [36] ). Una pronunciación japonesa de "4" significa "muerte", por lo tanto, evite nombres que evoquen como Death-watch Shi-ban (el número 4 - Shi-ban) Bug (死 番 precisely , precisamente " escarabajo deathwatch ").
A partir de 2005, ya era el V850 época, y el V850 familia ha disfrutado de un gran éxito. [94] A partir de 2018, se denomina familia Renesas V850 y familia RH850, con núcleos de CPU V850 / V850E1 / V850E2 y V850E2 / V850E3, respectivamente. Esos núcleos de CPU han ampliado el ISA del núcleo V810 original; [95] ejecutándose con el compilador V850. [96]
Simulación moderna basada en software
MAME
Debido a que el V60 / V70 se había utilizado para muchos juegos de arcade japoneses , MAME (para "Multiple Arcade Machine Emulator"), que emula varios juegos de arcade antiguos para entusiastas, incluye un simulador de CPU para su arquitectura de conjunto de instrucciones . [25] Es una especie de simulador de conjunto de instrucciones , no para desarrolladores sino para usuarios.
Ha sido mantenido por el equipo de desarrollo de MAME . El último código de fuente abierta , escrito en C ++ , está disponible en el repositorio de GitHub . [97] Los códigos de operación en el archivo optable.hxx son exactamente los mismos que los del V60. [1]
Ver también
- NEC V20
- V850
- R4200
Referencias
- ^ a b c d e f g h i j k l NEC (noviembre de 1986). μPD70616 Manual de referencia del programador (edición PRELIMINAR). The Internet Archive, una organización sin fines de lucro 501 (c) (3).
EPUB, KINDLE, PDF, PDF con texto, TEXTO COMPLETO, etc.están disponibles
- ^ a b c d e f g Kani, Dr. Kenji (abril de 1987). V シ リ ー ズ マ イ ク ロ コ ン ピ ュ ー タ 2 [ Microcomputadora serie V 2 ] (en japonés). Maruzen. ISBN 978-4621031575.
本書は日本電気(株)が,わが国ではじめて開発した32ビットマイクロプロセッサV60について解説したものである. [Este libro explica la V60, Japonés primero desarrollado de 32 bits del microprocesador por NEC.] - ^ a b Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y Microprogramación . 27 (1–5): 533–538. doi : 10.1016 / 0165-6074 (89) 90105-1 .
Resumen:
Este documento describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para microprocesadores v60 / v70 que son los microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos, kernel en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como el esquema de programación de tareas de prioridad fija, el sistema de archivos de bloques contiguos y las funciones tolerantes a fallas.
Por lo tanto, RX-UX 832 permite a los diseñadores de sistemas usar Unix estándar como su interfaz hombre-máquina para construir sistemas tolerantes a fallas con operabilidad sofisticada y proporciona aplicaciones de software de alta calidad en los microchips de alto rendimiento. - ^ a b c d e f g h i j k l m n o p q Komoto, Yasuhiko; Saito, Tatsuya; El mío, Kazumasa (25 de agosto de 1990). "Descripción general del microprocesador de la serie V de 32 bits" (pdf) . Revista de procesamiento de información . 13 (2): 110-122. ISSN 1882-6652 . Consultado el 8 de enero de 2018 .
Resumen de
acceso abierto
:
Los avances en la tecnología de fabricación de semiconductores hacen posible integrar una unidad de punto flotante y una unidad de gestión de memoria, no un solo chip de microprocesador. También permiten a los diseñadores de un microprocesador implementar técnicas utilizadas en el diseño de computadoras centrales, especialmente con respecto a las estructuras de tuberías. La arquitectura del V60 V70 y V80 fue posible gracias a los avances. El V60 y el V70 son los primeros microprocesadores de 32 bits de NEC e incluyen casi todas las funciones requeridas por los sistemas aplicados en un chip. El conjunto de instrucciones proporciona funciones de soporte del sistema operativo de estructura orientada al lenguaje de alto nivel y funciones de soporte para sistemas altamente confiables. El V80 también emplea la misma arquitectura y logra un mayor rendimiento mediante memorias caché y mecanismos de predicción de ramificaciones. El V80 logró un rendimiento de dos a cuatro veces superior al del V70. - ^ a b c Nakayama, T .; Harigai, H .; Kojima, S .; Kaneko, H .; Igarashi, H .; Batear.; Yamagami, Y .; Yano, Y. (octubre de 1989). "Un coprocesador de punto flotante 6.7-MFLOPS con instrucciones de vector / matriz". Revista IEEE de circuitos de estado sólido . 24 (5): 1324-1330. Código bibliográfico : 1989IJSSC..24.1324N . doi : 10.1109 / JSSC.1989.572608 . ISSN 1558-173X .
Resumen:
Se describe un coprocesador de punto flotante de 80 bits que implementa 24 instrucciones de vector / matriz y 22 funciones matemáticas. Este procesador puede ejecutar suma / redondeo de punto flotante y multiplicación canalizada simultáneamente, bajo el control de microinstrucciones de tipo horizontal. El método de división SRT y el algoritmo trigonométrico CORDIC se utilizan para una implementación costo / rendimiento favorable. El rendimiento de 6,7 MFLOPS en la multiplicación de matrices vectoriales a 20 MHz se ha logrado mediante el uso de operaciones en paralelo. La instrucción de vector / matriz es aproximadamente tres veces más rápida que las instrucciones convencionales de sumar y multiplicar. El chip se ha fabricado en un proceso CMOS de doble capa metálica de 1,2 µm que contiene 433000 transistores en un tamaño de troquel de 11,6 x 14,9 mm / sup 2 /. - ^ a b Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (25 de abril de 1995). "Un microprocesador CMOS de 0,9 V y 2,5 MHz de 32 bits" . TRANSACCIONES IEICE en Electrónica . E78-C (4): 389–393. ISSN 0916-8516 . Consultado el 9 de enero de 2018 .
Resumen:
Un microprocesador RISC de 32 bits "V810" que tiene una estructura de canalización de 5 etapas y una caché de instrucciones mapeadas directamente de 1 Kbyte realiza una operación de 2.5 MHz a 0.9 V con un consumo de energía de 2.0 mW. La tensión de alimentación se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales están configuradas para que oscilen de riel a riel mediante la técnica de circuito pseudoestático. El chip está fabricado con una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en un troquel de 7,4 mm y 7,1 mm. - ^ a b "Akatsuki: Amanece de nuevo en Venus" . Consultado el 7 de enero de 2018 .
- ^ a b Hardenbergh, Hal W (1988). "RISCs CISCs y Fabs". Diario del programador . Creaciones de vanguardia. 6 (2): 15.
libros de Google
Hasta ahora no hemos mencionado dos chips CISC de 32 bits, el NEC V60 / 70 y la familia AT&T WE32. A diferencia del NEC V20 / 25/30/50, el V60 / 70 no se basa en la arquitectura Intel. NEC tiene como objetivo el V60 / 70 en aplicaciones integradas, ... - ^ a b c Yamahata, Hitoshi; Suzuki, Nariko; Koumoto, Yasuhiko; Shiiba, Tadaaki (6 de febrero de 1987). "マ イ ク ロ プ ロ セ ッ サ V60 の ア ー キ テ ク チ ャ" [Arquitectura del microprocesador V60] (PDF) . Informes Técnicos SIG; Microordenador 43-2 (en japonés). Sociedad de Procesamiento de la Información de Japón. 1987 (8 (1986-ARC-043)): 1–8. AN10096105.
Este informe describirá un microprocesador V60 CMOS VLSI de un solo chip de 32 bits. Se ha implementado mediante el uso de una tecnología de proceso CMOS de doble capa metálica con una regla de diseño de 1,5 um para integrar 375.000 transistores. Integra la unidad de gestión de memoria virtual para la búsqueda por demanda y las operaciones de punto flotante que cumplen con el estándar de punto flotante IEEE-754. Al usar el modo de emulación V20 / V30, puede ejecutar directamente programas objeto de CPU de 16 bits (V30). Los formatos de instrucción son adecuados para la fase de generación de código de los compiladores. Se proporcionan 237 instrucciones para el lenguaje de alto nivel y el sistema operativo. Puede ejecutar 3,5 MIPS (millones de instrucciones por segundo) a 16 MHz con un bus de datos de 16 bits. - ^ Sakamura, Ken (abril de 1988). "Tendencias recientes" (PDF) . IEEE Micro . 8 (2): 10-11. ISSN 0272-1732 . Consultado el 8 de enero de 2018 .
El V60 / V70, la CPU patentada de NEC, es el primer microprocesador de 32 bits de uso general y de base comercial en Japón. - ^ Rowen, C .; Przbylski, S .; Jouppi, N .; Gross, T .; Shott, J .; Hennessy, J. (1984). "Un microprocesador NMOS 32b canalizado". 1984 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXVII : 180-181. doi : 10.1109 / ISSCC.1984.1156607 . S2CID 42147153 .
Stanford MIPS - ^ Sherburne, RW; Katevenis, MGH; Patterson, DA; Lentejuela, CH (1984). "Un microprocesador NMOS de 32 bits con un archivo de registro grande". Revista IEEE de circuitos de estado sólido . 19 (5): 682–689. Código bibliográfico : 1984IJSSC..19..682S . doi : 10.1109 / JSSC.1984.1052208 . ISSN 0018-9200 . S2CID 23195124 .
UCB RISC-II - ^ Riordan, T .; Grewal, GP; Hsu, S .; Kinsel, J .; Libby, J .; March, R .; Mills, M .; Ries, P .; Scofield, R. (1988). "El sistema MIPS M2000". Actas 1988 IEEE International Conference on Computer Design: VLSI : 366–369. doi : 10.1109 / ICCD.1988.25724 . ISBN 0-8186-0872-2. S2CID 60801545 .
MIPS M2000 (R2000) - ^ Namjoo, M .; Agrawal, A .; Jackson, DC; Quach, L. (1988). "Implementación de matriz de puertas CMOS de la arquitectura SPARC" . Recopilación de artículos. COMPCON Primavera 88 Trigésima tercera Conferencia Internacional de la Sociedad de Computación IEEE : 10-13 . doi : 10.1109 / CMPCON.1988.4818 . ISBN 0-8186-0828-5. S2CID 21078114 .
SPARC, 1.a generación. - ^ Kohn, L .; Fu, SW (1989). "Un microprocesador de transistor 1.000.000". Conferencia Internacional de Circuitos de Estado Sólido IEEE, 1989 ISSCC. Recopilación de artículos técnicos : 54–55. doi : 10.1109 / ISSCC.1989.48231 . S2CID 58413700 .
Intel 860 - ^ NEC (junio de 1997). SERIE V DE 16 BITS; INSTRUCCIONES (5 ed.). The Internet Archive, una organización sin fines de lucro 501 (c) (3).
EPUB, KINDLE, PDF, TEXTO COMPLETO, etc. están disponibles. - ^ a b Hennessy: Universidad de Stanford, John L; Patterson: Universidad de California en Berkeley, David A. (2007). Arquitectura de computadora: un enfoque cuantitativo (Cuarta ed.). PUBLISHERA MORGAN KAUFMANN. ISBN 978-0-12-370490-0.
Acceso abierto: EPUB, KINDLE, PDF, TEXTO COMPLETO, etc.están disponibles. - ^ a b Fu, B .; Saini, A .; Gelsinger, PP (1989). "Rendimiento y microarquitectura del procesador i486". Proceedings 1989 IEEE International Conference on Computer Design: VLSI in Computers and Processors : 182–187. doi : 10.1109 / ICCD.1989.63352 . ISBN 0-8186-1971-6. S2CID 62082864 .
Intel 80486
Resumen:
El microprocesador i486 incluye una canalización de cinco etapas cuidadosamente ajustada con una caché integrada de 8 kB. Una variedad de técnicas previamente asociadas solo con procesadores RISC (computadora de conjunto de instrucciones reducidas) se utilizan para ejecutar la instrucción promedio en 1.8 relojes. Esto representa una reducción de 2.5 * con respecto a su predecesor, el microprocesador 386. Las comparaciones de canalización y recuento de relojes se describen en detalle. Además, se incluye una unidad de punto flotante en chip que produce una reducción de la cuenta de reloj de 4 * desde el coprocesador numérico 387. Se discuten las mejoras y optimizaciones de la microarquitectura utilizadas para lograr este objetivo, la mayoría de las cuales no son intensivas en silicio. Todas las instrucciones del microprocesador 386 y del coprocesador numérico 387 se implementan de una manera completamente compatible. - ^ a b c Crawford, JH (febrero de 1990). "La CPU i486: ejecutando instrucciones en un ciclo de reloj". IEEE Micro . 10 (1): 27–36. CiteSeerX 10.1.1.126.4216 . doi : 10.1109 / 40.46766 . ISSN 0272-1732 .
- ^ "A pesar de su diseño envejecido, el x86 todavía está a cargo" . CNET .
- ^ Wade, James (1 de octubre de 1996). "Un análisis a nivel comunitario de fuentes y tasas de variación tecnológica en el mercado de microprocesadores" . Revista de la Academia de Administración . 39 (5): 1218-1244. doi : 10.2307 / 256997 . ISSN 0001-4273 . JSTOR 256997 .
7 Los patrocinadores que no utilizaron la tecnología RISC fueron NEC, AT&T y Followers of the TRON estándar. Los tres microprocesadores estaban especializados para usuarios para quienes el rendimiento era la máxima prioridad. El microprocesador de Hitachi siguió el estándar TRON, una tecnología CISC de alto rendimiento que, según sugirieron los desarrolladores japoneses, sería una alternativa viable a RISC. El chip de AT&T fue presentado como un chip adecuado para construir sistemas informáticos de primera línea similares a miniordenadores. De manera similar, los modelos V60 y V70 de NEC se inspiraron en una de las computadoras mainframe de 36 bits de NEC. - ^ a b Kaneko, Hiroaki; Suzuki, Nariko; Wabuka, Hhiroaki; Maemura, Koji (abril de 1990). "Realización del V80 y sus funciones de soporte del sistema". IEEE Micro . 10 (2): 56–69. doi : 10.1109 / 40.52947 . ISSN 0272-1732 . S2CID 2634866 .
Resumen:
Se ofrece una descripción general de la arquitectura de las consideraciones generales de diseño para el microprocesador V80 de 32 b de 11 unidades, que incluye dos memorias caché de 1 kB y un mecanismo de predicción de rama que es una nueva característica para los microprocesadores. Se discuten las funciones de soporte del sistema y procesamiento de tuberías del V80 para sistemas multiprocesador y de alta confiabilidad. Utilizando las funciones de soporte de V80, se lograron sistemas multiprocesador y de alta confiabilidad sin ninguna caída en el rendimiento. Se utilizaron memorias caché y un mecanismo de predicción de rama para mejorar el procesamiento de la canalización. Varias instalaciones de hardware reemplazaron el microprograma habitual para garantizar un alto rendimiento.
Kaneko, Hiraoki; Suzuki, Nariko; Wabuka, Hiroshi; Maemura, Koji (marzo de 1990). "ídem" . IEEE Micro . ACM. 10 (2): 56–69. doi : 10.1109 / 40.52947 . S2CID 2634866 . - ^ a b Shimojima, Takehiko; Teramoto, Masanori (1987). "Sistema operativo en tiempo real V60". Microprocesamiento y Microprogramación . 21 (1–5): 197–204. doi : 10.1016 / 0165-6074 (87) 90038-X . ISSN 0165-6074 .
Resumen:
Este artículo describe los requisitos para los sistemas operativos en tiempo real con microprocesadores de 32 bits, los objetivos de diseño y la implementación del sistema operativo en tiempo real (RTOS) V60 / V70 y sus soportes de programación. - ^ a b Monden, Hiroshi; Teramoto, Takashi; Koga, Masanori (14 de marzo de 1986). "V60 用 ア ル タ イ ム OS の 検 討 -32 ビ ッ ト I-TRON に 向 け て -" [Estudio de viabilidad del sistema operativo en tiempo real para el V60 - hacia el I-TRON de 32 bits -] (PDF) . Informes técnicos SIG (ARC) (en japonés). Sociedad de Procesamiento de la Información de Japón. 1986 (19 (1985-ARC-061)): 1–8. AN10096105.
Acceso abierto
- ^ a b "MAME: /src/emu/cpu/v60/v60.c" . Mamedev.org. Archivado desde el original el 22 de febrero de 2014 . Consultado el 15 de febrero de 2014 .
- ^ "mamedev / mame" . GitHub . Consultado el 17 de mayo de 2020 .
- ^ a b Kimura, S .; Komoto, Y .; Yano, Y. (abril de 1988). "Implementación del V60 / V70 y su función FRM". IEEE Micro . 8 (2): 22–36. doi : 10.1109 / 40.527 . S2CID 9507994 .
Resumen:
Se ofrece una descripción del V60 / V70, el primer microprocesador de 32 bits de uso general con base comercial en Japón. Sus funciones incluyen operaciones de punto flotante en chip, una arquitectura orientada al lenguaje de alto nivel, soporte de depuración de software y funciones de soporte para promover un alto nivel de confiabilidad del sistema. Debido a que la alta confiabilidad es tan importante, el V60 / V70 contiene funciones de soporte de monitoreo de redundancia funcional (FRM). La discusión cubre las consideraciones generales de diseño, arquitectura, implementación, detección y control de peligros y funciones de FRM. El V60 / V70 utiliza una especificación de sistema operativo en tiempo real TRON. - ^ a b Yano, Y .; Koumoto, Y .; Sato, Y. (primavera de 1988). El microprocesador V60 / V70 y sus sistemas admiten funciones . Recopilación de artículos. COMPCON Primavera 88 Trigésima tercera Conferencia Internacional de la Sociedad de Computación IEEE. págs. 36–42 . doi : 10.1109 / CMPCON.1988.4824 . ISBN 0-8186-0828-5. S2CID 9186701 .
Resumen:
Se describen dos microprocesadores avanzados de 32 bits, el V60 y V70 (mu PD70616 y mu PD70632, respectivamente), y sus funciones de soporte para sistemas operativos y sistemas de alta confiabilidad. Se examinan tres funciones del sistema operativo, a saber, las funciones de soporte de memoria virtual, las funciones de cambio de contexto y las funciones de captura asincrónica. Se discute un mecanismo básico para la implementación de un sistema de alta confiabilidad, llamado FRM (monitoreo de redundancia funcional). FRM permite diseñar un sistema en el que varios V60 (o V70) forman una configuración en la que un procesador del sistema actúa como maestro mientras que los otros actúan como monitores. Se introduce una placa FRM que utiliza tres V60 en su núcleo redundante. - ^ a b c d Takahashi, Toshiya; Yano, Yoichi (21 de enero de 1988). "V60 / V70 ア ー キ テ ク チ ャ" [La arquitectura de los microprocesadores V60 / V70] (PDF) . Informes técnicos SIG (en japonés). Sociedad de Procesamiento de la Información de Japón. 1988 (4 (1987-ARC-069)): 57–64. AN10096105.
Este informe describe la arquitectura de los microprocesadores V60 / V70 de 32 bits. La arquitectura integra varias características en una sola matriz de silicio, como un rico conjunto de registros de propósito general, un conjunto de instrucciones orientadas al lenguaje de alto nivel, manejo de datos de punto flotante adecuado para aplicaciones científicas y el modo de operación FRM (Functionality Redundancy Monitoring). que admite la configuración de sistemas de alta fiabilidad. Se presentarán estas características. - ^ 1987 Libro de datos de microcomputadoras: Vol. 2 (PDF) . COMITÉ EJECUTIVO NACIONAL. Agosto de 1986. págs. 3-229-3-232.
- ^ Yano, Yoichi (abril de 2012). "32 ビ ッ ト ・ マ イ コ ン「 V60 」開 発 物語" [Historia de desarrollo del microordenador V60 de 32 bits] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón . Consultado el 8 de enero de 2018 .
"ídem" (pdf) . Boletín "Encore" (en japonés). Sociedad de especialistas en la industria de semiconductores. 75 : 17-20. Abril de 2012 . Consultado el 8 de enero de 2018 . - ^ a b David T. Methé (1991). Competencia tecnológica en industrias globales: estrategias de marketing y planificación para la industria estadounidense . Grupo editorial de Greenwood. pag. 128. ISBN 978-0-89930-480-9.
- ^ a b c d Dataquest , "Servicio de la industria japonesa de semiconductores", primer trimestre de 1986, p. 18 (pdf p. 44 en este archivo de varios volúmenes )
- ^ Dataquest , "Servicio de la industria japonesa de semiconductores", primer trimestre de 1987, p. 18 (pdf p. 182 en este archivo de varios volúmenes )
- ^ "MAME: /src/mame/drivers/model1.c" . Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
- ^ a b c NEC (octubre de 1995). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (10ª ed.).
- ^ "MAME: /src/mame/drivers/ssv.c" . Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
- ^ Richard Tan. "STS 145 Case Study Sega: El efecto del conflicto corporativo en el diseño de juegos" (PDF) .
"El Saturn originalmente funcionaba con un chip NEC V60 a 16 MHz. Compare esto con la CPU de PlayStation ( chip RISC MIPS R3000A de 32 bits ) que funciona a 33,8 MHz, casi el doble de la velocidad. Según un miembro del personal de Sega, cuando Nakayama recibió por primera vez las especificaciones de diseño para la PlayStation, estaba 'más loco que nunca lo había visto', llamando a toda la división de I + D a su oficina para gritarles. Se hizo un esfuerzo para compensar agregando otra CPU para operación dual; sin embargo, esta solución hizo que el sistema tan difícil de desarrollar para eso, según el propio Yu Suzuki, "sólo 1 de cada 100 programadores podría utilizar el Saturno en todo su potencial". - ^ a b "Número de modelo: PS98-145-HMW, Nombre del artículo: PC-UX / V (Rel2.0) (V60)" . Ficha de producto NEC.
- ^ Bungou Mini 5RX en YouTube conTV CM de "suavizado de fuentes de contorno de alta velocidad"
- ^ "Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD - Museo de la Computación" . museum.ipsj.or.jp . Consultado el 22 de abril de 2017 .
- ^ Takeo, Sakurai; Osamu, Oizumi (1986). "El esquema de NEC super minicomputadora MS4100 Series, NEC Technical Journal" . Nec 技 報(en japonés). NEC Technical Journal, Vol.39 Iss.11 pp113-124, noviembre de 1986. 39 (11): 113-124.
- ^ "Serie MS-4100 - Museo de la Computación" . museum.ipsj.or.jp . Consultado el 7 de enero de 2018 .
- ^ "Serie MS4100" (en japonés). dbnst.nii.ac.jp . Consultado el 8 de enero de 2018 .
- ^ a b Dataquest , "Servicio de la industria japonesa de semiconductores", segundo trimestre de 1987, p. 21 (pdf p. 223 en este archivo de varios volúmenes )
- ^ "MAME: /src/mame/drivers/segas32.c" . Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
- ^ "MAME: /src/mame/drivers/ms32.c" . Mamedev.org. Archivado desde el original el 3 de abril de 2014 . Consultado el 15 de febrero de 2014 .
- ^ "MANUAL Kibo" (PDF) . JAXA. Septiembre de 2007. p. 101.
- ^ "Carga útil adjunta al equipo de adquisición de datos del entorno espacial (SEDA / AP)" . iss.jaxa.jp . JAXA. 2007-03-30.
- ^ "Hoja de ruta LSI (MPU / ASIC) de JAXA, p. 9; excl. Anverso" (PDF) . Estado de desarrollo de JAXA Critical Parts, 2008 . JAXA.
- ^ "Estado de desarrollo de JAXA EEE Parts" (PDF) . Estado de desarrollo de JAXA Critical Parts, 2008 . JAXA.
- ^ Hoja de datos del núcleo del procesador MIPS64 5Kf (PDF) (01.04 ed.). MIPS Technologies Inc. 31 de enero de 2005.
- ^ HAYASHI, N. Computadora de control de orientación para vehículos de lanzamiento , Revista técnica de NEC, Vol. 6, núm. 1/2001, págs. 145-148
- ^ "Base de datos de piezas y materiales de EEE calificados por JAXA: piezas críticas" . JAXA . Consultado el 7 de enero de 2018 .
- ^ Voica, Alex (29 de julio de 2015). "Regreso al futuro: CPU MIPS de 64 bits explora los orígenes del sistema solar - MIPS" . www.mips.com . MIPS.
- ^ "国際宇宙ステーション「きぼう」船外プラットフォーム搭載宇宙環境計測ミッション装置(SEDA-AP)" [Espacio entorno de datos Equipo de Adquisición - Se adjunta la carga útil (SEDA-AP) en la ISS - "Kibo" instalación expuesta] (PDF) (en japonés). págs. 52–53.
- ^ NEC LANZA V80 RESPUESTA A INTEL's 80486 - Computer Business Review, 1989-03-15 Balcklist: www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
- ^ a b NEC PUEDE TENER LA VENTAJA CON SU 930,000 TRANSISTOR V80 RESPUESTA A INTEL'S 80486 - Computer Business Review, 1989-04-06 Balcklist: www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
- ^ OSAMU, TSUJI; SATORU, KOMIYAMA; TOSHIYUKI, DOI; TETSUYA, IWAKI (julio de 1992). "情報 機器 工業 用 コ ン ピ ュ ー タ μPORT-III" [Equipo de procesamiento de información. Computadora industrial .MU.PORT-III.].明 電 時報 [Meiden Jiho] (en japonés) (225): 24–32. ISSN 0386-1570 .
- ^ HISAO, SASAKI; AKIRA, SATO; TOSHIO, KARAKAMA (mayo de 1993). "工業 用 コ ン ピ ュ ー タ μPORT-III と 適用 事例" [Aplicaciones de la computadora industrial .MU.PORT-III.].明 電 時報 [Meiden Jiho] (en japonés) (230): 41–44. ISSN 0386-1570 .
- ^ a b Majithi, Kenneth (1987). "La nueva generación de microprocesadores". IEEE Micro . 7 (4): 4-5. doi : 10.1109 / MM.1987.304873 . ISSN 0272-1732 .
Los japoneses han sido igualmente agresivos en sus nuevos diseños de microprocesadores de alto rendimiento. Los microprocesadores V60 y V70 de NEC utilizan arquitecturas que incluyen no solo la MMU, sino también una unidad aritmética de punto flotante en el chip. Hitachi y Fujitsu han colaborado para producir una familia de microprocesadores adaptados al sistema operativo TRON. Estos procesadores incorporan canalizaciones de instrucciones, así como cachés de pila y de instrucción. Sin embargo, a diferencia de NEC, su función FPU está fuera de chip. - ^ "Internos del compilador GNU" .
- ^ "Grupos de Google: algunos comentarios sobre el NEC V60 / V70" . Consultado el 22 de abril de 2017 .
- ^ 雅 則, 寺 本; 健 治, 赤 羽; 良 彦, 和田; 由 紀 子, 水 橋; 滋, 川 又 (octubre de 1986). "PORTING UNIX System V A LOS SISTEMAS V60" (pdf) .全国 大会 講演 論文集(en japonés). Sociedad de la Información de Japón.第 33 回(ア ー キ テ ク チ ャ お よ び ハ ー ド ウ ェ ア): 163–164 . Consultado el 7 de enero de 2018 .
- ^ Norihisa Suzuki (enero de 1992). Multiprocesamiento de memoria compartida . Prensa del MIT. pag. 195. ISBN 978-0-262-19322-1.
- ^ Oficina de Asia de la Oficina de Investigación Naval, Boletín de información científica, Vol. 16, No. 3, julio-septiembre de 1991 , p. 3
- ^ Suzuki, Norihisa, ed. (1992). Multiprocesamiento de memoria compartida . Prensa del MIT. págs. 195ff. ISBN 978-026219322-1.
- ^ CBR, ed. (15 de enero de 1987). "Digital Research lanza el sistema operativo de fabricación en tiempo real FlexOS 286" . Revisión de negocios informáticos . Archivado desde el original el 18 de enero de 2013 . Consultado el 15 de septiembre de 2018 .
- ^ Brett Glass (6 de mayo de 1991). "Línea de respuesta" . InfoWorld : 72. ISSN 0199-6649 .
- ^ COMITÉ EJECUTIVO NACIONAL. "Libro de datos de microprocesadores y periféricos" .
- ^ "MetaWare, Inc" . crunchbase.
MetaWare, Inc.
MetaWare, Inc. es un proveedor de herramientas y tecnologías para desarrolladores de software.
Santa Cruz, California, Estados Unidos
MetaWare, Inc. es una empresa privada que opera como proveedor de herramientas y tecnologías para desarrolladores de software. - ^ "MetaWare High C / C ++" . EDM / 2.
- ^ Soluciones Cygnus. "gcc / gcc-926 / config.sub" . Apple . Consultado el 7 de enero de 2018 .
- ^ Cygnus Solutions (25 de febrero de 1999). "Parche para reemplazar CYGNUS LOCAL con EGCS LOCAL en config.sub" . gcc-patches (lista de correo).
Hola chicos,
me gustaría enviar el siguiente parche. Cambia el nombre de todas las apariciones de CYGNUS LOCAL a EGCS LOCAL, lo que parece un poco más preciso. :-)
Saludos
Nick - ^ Cygnus Solutions (25 de febrero de 1999). "Re: parche para reemplazar CYGNUS LOCAL con EGCS LOCAL en config.sub" . gcc-patches (lista de correo).
Me parece un ejercicio equivocado.
Si los cambios son verdaderamente específicos de Cygnus, no deberían estar en Egcs. De lo contrario, deberían fusionarse en la copia maestra config.sub (¡cuyo responsable, por cierto, en Ben!). - ^ "Incrustación con GNU: Newlib" . Incorporado. 2001-12-28 . Consultado el 15 de febrero de 2014 .
- ^ "Newlib-cygwin.git / history" . Sourceware.org . 2020 . Consultado el 22 de mayo de 2020 .
- ^ a b "Lista de procesadores certificados Ada 83" . Archive.adaic.com. 1998-03-31 . Consultado el 15 de febrero de 2014 .
- ^ a b "MV-4000" . Chipcatalog.com . Consultado el 15 de febrero de 2014 .
- ^ Historia de la serie 48 (se refiere a lascomputadoras EWS 4800 NEC)
- ^ Ratcliffe, Mark, ed. (1995). Anuario de Ada 1995 . IOS Press . pag. 198. ISBN 9789051992182. Consultado el 22 de mayo de 2020 .
- ^ "Procedimientos de validación del compilador Ada - Versión 5.0" . Asociación de recursos Ada . 18 de noviembre de 1997 . Consultado el 22 de mayo de 2020 .
- ^ a b c "Emuladores HP y soluciones de desarrollo para microprocesadores de la serie NEC V" (PDF) . Keysight. pag. 13 . Consultado el 7 de enero de 2018 .
- ^ "Museo de la Computación HP" . Consultado el 7 de enero de 2018 .
- ^ "Subsistema de emulación 64758G V70 20MHz 512KB" . Keysight . Consultado el 8 de enero de 2018 .
- ^ a b "Productos descontinuados de medición y prueba de Agilent" (PDF) . Keysight. pag. 97 . Consultado el 8 de enero de 2018 .
- ^ "NEC V80" . groups.google.com . Grupos de Google.
- ^ NEC (junio de 1989). Libro de datos de dispositivos periféricos inteligentes . The Internet Archive, una organización sin fines de lucro 501 (c) (3). pag. 18.
- ^ NEC (mayo de 1990). Libro de datos del microcontrolador de un solo chip . The Internet Archive, una organización sin fines de lucro 501 (c) (3). pag. 30.
- ^ NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17ª ed.).
- ^ Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低 消費 電力 ・ 低 電 圧 動作 の 32 ビ ッ ト マ イ ク ロ プ ロ セ ッ サ V810" [Un microprocesador RISC de 32 bits de bajo consumo y funcionamiento de bajo voltaje]. Informes técnicos SIG, Sociedad de Procesamiento de la Información de Japón . 1992 (82 (1992-ARC-096)): 41–48.
Resumen:
Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 tiene funciones específicas de aplicación y de alto rendimiento. V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V.
El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en un troquel de 7,7 × 7,7 mm 2 . - ^ "NEC envuelve ARM en matrices de puertas | EDN" . edn.com . Consultado el 22 de abril de 2017 .
- ^ Suzuki, K .; Arai, T .; Nadehara, K .; Kuroda, I. (1998). "V830R / AV: procesador RISC superescalar multimedia integrado". IEEE Micro . 18 (2): 36–47. doi : 10.1109 / 40.671401 . ISSN 0272-1732 .
Resumen:
La decodificación en tiempo real del V830R / AV de datos de audio y video MPEG-2 permite sistemas multimedia prácticos basados en procesadores integrados. - ^ NEC (mayo de 2005). "Guía de selección de microcontroladores y herramientas de desarrollo" (PDF) .
- ^ "Un compilador GCC más nuevo.« Virtual Boy Development Board «Foro« Planet Virtual Boy " . www.planetvb.com .
- ^ "Soluciones de software integradas V850 y RH850" . www.ghs.com . Software de Green Hills.
- ^ "MAMEdev - V60" . Consultado el 26 de mayo de 2020 .
Otras lecturas
- Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (febrero de 1986). "Un microprocesador CMOS VLSI de 32b con gestión de memoria virtual en chip". Conferencia sobre circuitos de estado sólido. Recopilación de artículos técnicos. 1986 IEEE Internacional . IEEE. XXIX : 36–37. doi : 10.1109 / ISSCC.1986.1156924 . S2CID 57668899 .
La unidad de ejecución (EXU) es un procesador de ruta de datos 32b microprogramado que tiene treinta y dos registros 32b de propósito general, dieciséis registros de bloc de notas 32b, un cambiador de barril 64b, una unidad lógica aritmética 32b (ALU); y un par de registros de control. Tres buses de datos que se están ejecutando
"ídem" . Puerta de la investigación. Cite journal requiere|journal=
( ayuda )
- Kaneko, H; Miki, Y; Koya, K; Araki, M (noviembre de 1986). "Un microprocesador CMOS de 32 bits con estructura de tubería de seis etapas". Actas de la Conferencia Conjunta de Computación ACM Fall 1986 . IEEE Computer Society Press: 1000–1007.
Resumen:
Los microprocesadores de 32 bits son los dispositivos clave que tienen una alta capacidad de procesamiento de datos, obtenida por los sistemas informáticos de propósito general anteriores y los sistemas de minicomputadoras, a un costo mucho menor. Los microprocesadores anteriores de 32 bits se limitaban a adoptar una arquitectura y un diseño excelentes mediante el uso de hardware apropiado por la cantidad de dispositivos que se podían fabricar en un chip. Funciones complejas como la gestión de memoria virtual y ...
"ídem" . ACM. Cite journal requiere|journal=
( ayuda )
- Kurosawa, A .; Yamada, K .; Kishimoto, A .; Mori, K .; Nishiguchi, N. (mayo de 1987). "Una aplicación práctica del sistema CAD para chips de microordenador VLSI personalizados". Transacciones IEEE sobre diseño asistido por computadora de circuitos y sistemas integrados . 6 (3): 364–373. doi : 10.1109 / TCAD.1987.1270281 . ISSN 1937-4151 . S2CID 7394658 .
Resumen:
Este artículo presenta una aplicación práctica de un sistema CAD para el diseño y la verificación, que da como resultado chips de microordenador VLSI de corte completo que se pueden producir. El sistema CAD admite tres metodologías de diseño: diseño simbólico mezclado con diseño de nivel de máscara, compactación como optimizador y verificación totalmente automatizada. Para la optimización del área, el subsistema de diseño simbólico y compactador admite una descripción flexible de patrones de diseño ortogonal con dimensiones arbitrarias de una manera suelta. Los patrones de diseño incluyen datos de ruta, datos poligonales y celdas simbólicas. Para optimizar la potencia y el retardo, el compactador compacta los datos de diseño, disminuyendo tanto la resistencia como la capacitancia de los cables y las capas implantadas con iones. Esta característica es pionera en el compactador de nueva generación. Se debe enfatizar el hecho de que puede compactar datos de diseño a un formato 10-15 por ciento más pequeño que el que se logra manualmente. El subsistema de verificación puede detectar todo tipo de errores, más de 30 elementos. Una característica novedosa de la verificación de reglas eléctricas es que investiga errores de lógica complementaria para circuitos CMOS. La sinergia de esas tres metodologías de diseño ha aportado varias ventajas importantes. Una es la reducción de la mano de obra en más de la mitad, en el proceso de diseño más complicado para una lógica aleatoria única. La otra es una salida de compactación de 1600 transistores, menor en 365 mils / sup 2 / que la compactada manualmente. La implementación del circuito en un chip funciona a una frecuencia de reloj de más de 15 MHz. Otro es el primer éxito del silicio. Se ha logrado en un chip de microordenador VLSI totalmente personalizado que consta de más de 100 000 transistores.
enlaces externos
- Muere la foto del V60; en Nikkei BP (en japonés)
- Muere la foto del V60 ; en el Museo de Historia de Semiconductores de Japón (en japonés)
- Muere la foto del V60 , montada en el paquete PGA (muy clara, en chino)
- Muere la foto del V60 con empaque PGA , tapa de cerámica quitada (en chino)
- Foto del V60 en empaque PGA con protector de tapa de cerámica; escudo de vidrio
- Foto del V60 en empaque PGA con protector de tapa de metal; soldadura de costura
- Blog: Kit PS98-145-HMW: "PC-UX / V" con 15 discos y "placa secundaria V60" para la ranura NEC PC-9801 (en japonés)
- Artículo: V70 en empaque PGA y cohete H-IIA (en inglés)
- Foto de la placa CPU NEC V60 de Sega Virtua Racing (en inglés)
- Sitio: "System 16" - Hardware Sega System 32 (en inglés)
- Sitio: "System 16" - Hardware Sega Model 1 (en inglés)
- Sitio: "System 16" - Sega System Multi 32 Hardware (en inglés)
- Los documentos originales para V60 (μPD70616) y V70 (μPD70632) están disponibles aquí .
- Las hojas de datos para AFPP (μPD72691) están disponibles aquí .
- Sitio web de la familia Renesas V850
- Sitio web de la familia Renesas RH850