De Wikipedia, la enciclopedia libre
Saltar a navegación Saltar a búsqueda
"ONFI" vuelve a dirigir aquí. Para el medicamento bajo la marca Onfi, vea clobazam .
Grupo de trabajo de interfaz flash NAND abierta
Open NAND Flash Interface Working Group logo.gif
FormaciónMarzo de 2006
TipoGrupo de comercio de la industria
PropósitoLa memoria flash de normalización
Sitio webwww .onfi .org

El Grupo de Trabajo de Interfaz Flash NAND Abierta ( ONFI u ONFi [1] con una "i" minúscula), es un consorcio de empresas de tecnología que trabajan para desarrollar estándares abiertos para la memoria flash NAND y los dispositivos que se comunican con ellos. La formación de ONFI se anunció en el Intel Developer Forum en marzo de 2006. [2]

Historia [ editar ]

Los objetivos del grupo no incluían el desarrollo de un nuevo formato de tarjeta de memoria flash para el consumidor . [3] Más bien, ONFI busca estandarizar la interfaz de bajo nivel para chips flash NAND sin procesar, que son la forma más utilizada de circuitos integrados de memoria no volátil (chips); en 2006, casi un billón de MiB de memoria flash se incorporó a la electrónica de consumo, y se esperaba que la producción se duplicara en 2007. [4] A partir de 2006 , los chips de memoria flash NAND de la mayoría de los proveedores usaban empaques similares, tenían pines similares y aceptaron conjuntos similares de comandos de bajo nivel. Como resultado, cuando estén disponibles modelos de flash NAND más capaces y económicos, los diseñadores de productos pueden incorporarlos sin grandes cambios de diseño. Sin embargo, una operación "similar" no es óptima: [5] diferencias sutiles en la sincronización y el conjunto de comandos significan que los productos deben depurarse y probarse a fondo cuando se usa un nuevo modelo de chip flash en ellos. [4] Cuando se espera que un controlador flash funcione con varios chips flash NAND, debe almacenar una tabla de ellos en su firmware para que sepa cómo lidiar con las diferencias en sus interfaces. [4] [5] Esto aumenta la complejidad y el tiempo de comercialización.de dispositivos basados ​​en flash, y significa que es probable que sean incompatibles con futuros modelos de flash NAND, a menos que y hasta que se actualice su firmware.

Por lo tanto, una de las principales motivaciones para la estandarización de NAND flash fue facilitar el cambio entre chips NAND de diferentes productores, permitiendo así un desarrollo más rápido de productos basados ​​en NAND y precios más bajos a través de una mayor competencia entre fabricantes. En 2006, la memoria flash NAND se convirtió cada vez más en un producto básico , [6] como SDRAM o unidades de disco duro. Se incorpora en muchos productos de electrónica de consumo y computadoras personales , como unidades flash USB , reproductores de MP3 y unidades de estado sólido.. Los diseñadores de productos querían que los chips flash NAND más nuevos, por ejemplo, fueran tan fácilmente intercambiables como los discos duros de diferentes fabricantes. [6] [7]

Similitudes históricas [ editar ]

El esfuerzo por estandarizar el flash NAND puede compararse con la estandarización anterior de componentes electrónicos . Por ejemplo, la serie 7400 de circuitos integrados digitales TTL fue originalmente producida por Texas Instruments , pero se había convertido en una familia estándar de facto a fines de la década de 1970. Estos circuitos integrados son fabricados como piezas básicas por varios proveedores diferentes. Esto ha permitido a los diseñadores mezclar libremente componentes 7400 de diferentes proveedores, e incluso mezclar componentes basados ​​en diferentes familias lógicas , una vez que la subfamilia 74HCT esté disponible (que consta de componentes CMOS con niveles lógicos compatibles con TTL).

Miembros [ editar ]

El consorcio ONFI incluía fabricantes de memoria flash NAND como Hynix , Intel , Micron Technology , Phison , SanDisk , Sony y Spansion . [2] Samsung , el mayor fabricante mundial de flash NAND, estuvo ausente en 2006. [8] Los proveedores de productos informáticos y de electrónica de consumo basados ​​en flash NAND también son miembros.

Especificaciones [ editar ]

ONFI produjo especificaciones para la interfaz estándar para chips flash NAND.

La versión 1.0 de esta especificación se publicó el 28 de diciembre de 2006 y está disponible sin costo en el sitio web de ONFI. Samsung todavía no participaba. [9] Especificó:

  • una interfaz física estándar ( asignación de pines ) para flash NAND en paquetes TSOP -48, WSOP-48, LGA -52 y BGA -63
  • un mecanismo estándar para que los chips NAND se identifiquen y describan sus capacidades (comparable a la función de detección de presencia en serie de los módulos SDRAM )
  • un conjunto de comandos estándar para leer, escribir y borrar flash NAND
  • requisitos de tiempo estándar para flash NAND
  • rendimiento mejorado a través de una implementación estándar de caché de lectura y mayor concurrencia para operaciones flash NAND
  • integridad de los datos mejorada al permitir funciones opcionales de código de corrección de errores (ECC)

En junio de 2009 se anunció un producto de verificación. [10]

La versión 2.3 se publicó en agosto de 2010. Incluía un protocolo llamado EZ-NAND que ocultaba los detalles de ECC. [11]

La versión 3.0 se publicó en marzo de 2011. Requería menos pines habilitados para chip, lo que permitía un enrutamiento más eficiente de la placa de circuito impreso . [12] En octubre de 2012 se publicó una norma desarrollada conjuntamente con la JEDEC . [13] [14]

La versión 3.1 , publicada en octubre de 2012, incluye erratas a la especificación ONFI 3.0 original, agrega comandos LUN SET / GET Features e implementa valores de retención y configuración de datos adicionales para la interfaz NV-DDR2.

La versión 3.2 , publicada el 23 de julio de 2013, elevó la velocidad de datos a 533 MB / s. [15]

La versión 4.0 , publicada el 17 de abril de 2014, introdujo la interfaz NV-DDR3 que aumenta la velocidad máxima de conmutación de 533 MB / sa 800 MB / s, proporcionando un aumento de rendimiento de hasta un 50% para aplicaciones de alto rendimiento habilitadas por estado sólido. Componentes de almacenamiento NAND. [dieciséis]

La versión 4.1 , publicada el 12 de diciembre de 2017, amplía las velocidades de E / S de NV-DDR3 a 1066 MT / sy 1200MT / s. [17]   Para un mejor rendimiento de señalización, ONFI 4.1 agrega Corrección del ciclo de trabajo (DCC), Entrenamiento de lectura y escritura para velocidades superiores a 800MT / s, soporte para dispositivos con tapa de clavija inferior con resistencia de salida predeterminada de 37.5 Ohms y dispositivos que requieren salida de ráfagas de datos y reiniciar para pausas largas de entrada y salida de datos. Para menor potencia, se agrega soporte de 2.5V Vcc. ONFI 4.1 también incluye erratas de la especificación ONFI 4.0.

La versión 4.2 , publicada el 12 de febrero de 2020, amplía las velocidades de E / S de NV-DDR3 a 1333MT / s, 1466MT / sy 1600MT / s. Se presenta el paquete de cuatro canales BGA-252b, que ocupa menos espacio que el paquete de cuatro canales BGA-272b existente. Para permitir operaciones de múltiples planos de IOPS más altas, se relajan las restricciones de direccionamiento relacionadas con las operaciones de múltiples planos. [18]

Bloquear NAND abstraído [ editar ]

ONFI creó la especificación del anexo Block Abstracted NAND para simplificar el diseño del controlador de host al aliviar al host de las complejidades de ECC, administración de bloques defectuosos y otras tareas de administración de NAND de bajo nivel. La especificación ONFI Block Abstracted NAND revisión 1.1 agrega la interfaz síncrona de origen de alta velocidad, que proporciona una mejora de hasta 5 veces en el ancho de banda en comparación con la interfaz NAND asíncrona tradicional. [19]

Conector NAND [ editar ]

La Especificación del conector NAND se ratificó en abril de 2008. Especifica una conexión estandarizada para módulos NAND (similar a DRAM DIMM) para su uso en aplicaciones como almacenamiento en caché y unidades de estado sólido (SSD) en plataformas de PC.

Ver también [ editar ]

  • NVM Express
  • Interfaz común de memoria flash (CFI)

Referencias [ editar ]

  1. ^ "Página de presentación del sitio web de ONFI" . ONFI .org . Consultado el 31 de julio de 2010 .
  2. ^ a b "Nuevo grupo simplifica la integración de Flash NAND" . Comunicado de prensa . ONFI. 9 de mayo de 2006 . Consultado el 13 de septiembre de 2013 .
  3. ^ "Página de preguntas frecuentes de ONFI" . ONFI .org . Consultado el 31 de julio de 2010 .
  4. ^ a b c Huffman, ámbar. "Interfaz Flash NAND abierta: la primera ola de estandarización NAND" (PDF) . ONFI .org. Archivado desde el original (PDF) el 19 de febrero de 2012 . Consultado el 31 de julio de 2010 .
  5. ^ a b Kamat, Arun. "Simplificación del diseño de controladores flash" (PDF) . ONFI .org. Archivado desde el original (PDF) el 19 de febrero de 2012 . Consultado el 31 de julio de 2010 . Consulte la sección "La maldición de la similitud" en este informe técnico de Arun Kamat de Hynix .
  6. ^ a b Vea esta presentación de Amber Huffman y Michael Abraham de Micron .
  7. ^ Jim Cooke (25 de septiembre de 2006). "Simplifique su interfaz de memoria flash" . Diario del Dr. Dobb . Consultado el 13 de septiembre de 2013 .
  8. ^ Tony Smith (11 de mayo de 2006). "Intel prepara el impulso de estandarización de Flash: organismo de la industria formado para definir una interfaz común" . El registro . Consultado el 13 de septiembre de 2013 .
  9. ^ Tony Smith (22 de enero de 2007). "Los proveedores se comprometen a hacer que Flash sea tan fácil de actualizar como RAM: se ha publicado la especificación Open Flash" . El registro . Consultado el 13 de septiembre de 2013 .
  10. ^ "Perfectus anuncia la primera IP de verificación ONFi probada OVM basada en SystemVerilog de la industria para la especificación ONFi 2.1" . Comunicado de prensa . 22 de junio de 2009 . Consultado el 13 de septiembre de 2013 .
  11. ^ Mark LaPedus (16 de agosto de 2010). "La especificación NAND agrega corrección de errores" . EE Times . Consultado el 13 de septiembre de 2013 .
  12. ^ "Especificación ONFI versión 3.0" (PDF) . 15 de marzo de 2011 . Consultado el 13 de septiembre de 2013 .
  13. ^ "JEDEC y el grupo de trabajo de interfaz Flash NAND abierta publican estándar de interoperabilidad de interfaz Flash NAND" . Comunicado de prensa . JEDEC. 6 de noviembre de 2012 . Consultado el 13 de septiembre de 2013 .
  14. ^ "Interoperabilidad de la interfaz Flash NAND: JEDSD230" (PDF) . 30 de octubre de 2012 . Consultado el 13 de septiembre de 2013 .
  15. ^ "ONFI anuncia la publicación del estándar 3.2, empuja las velocidades de transferencia de datos a 533 MB / seg" . Comunicado de prensa . ONFI. 23 de julio de 2013 . Consultado el 13 de septiembre de 2013 .
  16. ^ "ONFI anuncia la publicación del estándar 4.0, que permite una E / S de nueva generación con menor potencia y mayor ancho de banda" . Comunicado de prensa . ONFI. 17 de abril de 2014.
  17. ^ "Especificaciones - ONFi" . www.onfi.org . Consultado el 18 de septiembre de 2018 .
  18. ^ "Revisión 4.2 de la especificación de la interfaz Flash NAND abierta" (PDF) . 2020-02-12.
  19. ^ "Versión 1.1 de la especificación NAND abstraída del bloque" (PDF) . 8 de julio de 2009 . Consultado el 13 de septiembre de 2013 .

Enlaces externos [ editar ]

  • Página web oficial