El par de transferencia de giro ( STT ) es un efecto en el que la orientación de una capa magnética en una unión de túnel magnético o una válvula de giro se puede modificar utilizando una corriente de giro polarizado.
Los portadores de carga (como los electrones) tienen una propiedad conocida como espín, que es una pequeña cantidad de momento angular intrínseco al portador. Una corriente eléctrica generalmente no está polarizada (consiste en un 50% de electrones de giro hacia arriba y 50% de electrones de giro hacia abajo); una corriente polarizada de espín es una con más electrones de cualquier espín. Al hacer pasar una corriente a través de una capa magnética gruesa (generalmente llamada "capa fija"), se puede producir una corriente de espín polarizado. Si esta corriente de espín polarizado se dirige a una segunda capa magnética más delgada (la "capa libre"), el momento angular se puede transferir a esta capa, cambiando su orientación. Esto se puede utilizar para excitar oscilaciones o incluso cambiar la orientación del imán. Los efectos generalmente se ven solo en dispositivos de escala nanométrica.
Memoria de par de transferencia de giro
El par de transferencia de giro se puede utilizar para voltear los elementos activos en la memoria magnética de acceso aleatorio. La memoria de acceso aleatorio magnético de torque de transferencia de giro (STT-RAM o STT-MRAM) es una memoria no volátil con un consumo de energía de fuga casi nulo, lo que es una gran ventaja sobre las memorias basadas en carga como SRAM y DRAM . STT-RAM también tiene las ventajas de un menor consumo de energía y una mejor escalabilidad que la memoria magnetorresistiva de acceso aleatorio (MRAM) convencional, que utiliza campos magnéticos para voltear los elementos activos. [1] La tecnología de par de transferencia de giro tiene el potencial de hacer posibles dispositivos MRAM que combinan requisitos de baja corriente y costos reducidos; sin embargo, la cantidad de corriente necesaria para reorientar la magnetización es actualmente demasiado alta para la mayoría de las aplicaciones comerciales, y la reducción de esta densidad de corriente por sí sola es la base de la investigación académica actual en electrónica de espín. [2]
Desarrollo industrial
Hynix Semiconductor y Grandis formaron una sociedad en abril de 2008 para explorar el desarrollo comercial de la tecnología STT-RAM. [3] [4]
Hitachi y la Universidad de Tohoku demostraron una STT-RAM de 32 Mbit en junio de 2009. [5]
El 1 de agosto de 2011, Grandis anunció que había sido comprado por Samsung Electronics por una suma no revelada. [6]
En 2011, Qualcomm presentó un STT-MRAM integrado de 1 Mbit, fabricado con la tecnología LP de 45 nm de TSMC en el Simposio sobre circuitos VLSI . [7]
En mayo de 2011, Russian Nanotechnology Corp. anunció una inversión de $ 300 millones en Crocus Nano Electronics (una empresa conjunta con Crocus Technology ) que construirá una fábrica de MRAM en Moscú, Rusia.
En 2012, Everspin Technologies lanzó el primer módulo de memoria dual en línea DDR3 ST-MRAM disponible comercialmente que tiene una capacidad de 64 Mb. [8]
En junio de 2019, Everspin Technologies inició la producción piloto de chips STT-MRAM de 28 nm y 1 Gb. [9]
En diciembre de 2019, Intel demostró STT-MRAM para caché L4 [10]
Otras empresas que trabajan en STT-RAM incluyen Avalanche Technology, Crocus Technology [11] y Spin Transfer Technologies. [12]
Ver también
Referencias
- ^ Bhatti, Sabpreet; Sbiaa, Rachid; Hirohata, Atsufumi; Ohno, Hideo; Fukami, Shunsuke; Piramanayagam, SN (2017). "Memoria de acceso aleatorio basada en espintrónica: una revisión" . Materiales hoy . 20 (9): 530. doi : 10.1016 / j.mattod.2017.07.007 .
- ^ Ralph, DC; Stiles, MD (abril de 2008). "Torques de transferencia de giro". Revista de magnetismo y materiales magnéticos . 320 (7): 1190-1216. arXiv : 0711.4608 . Código Bibliográfico : 2008JMMM..320.1190R . doi : 10.1016 / j.jmmm.2007.12.019 . ISSN 0304-8853 .
- ^ "Comunicado de prensa de Grandis que describe la asociación con Hynix" (PDF) . Grandis. 2008-04-01. Archivado desde el original (PDF) el 14 de abril de 2012 . Consultado el 15 de agosto de 2008 .
- ^ "Comunicado de prensa de Hynix que describe la asociación con Grandis" . Hynix. 2008-04-02 . Consultado el 15 de agosto de 2008 .[ enlace muerto ]
- ^ "Sesión 8-4: SPRAM 2T1R de 32 Mb con controlador de escritura bidireccional localizado y celda de referencia ecualizada de matriz dual '1' / '0'" . vlsisymposium.org . Archivado desde el original el 12 de marzo de 2012.
- ^ [1] [ enlace inactivo permanente ] [ enlace inactivo permanente ] [ enlace inactivo ]
- ^ Kim, JP; Qualcomm Inc., San Diego, CA, EE. UU.; Taehyun Kim; Wuyang Hao; Rao, HM; Kangho Lee; Xiaochun Zhu; Xia Li; Wah Hsu; Kang, SH; Matt, N .; Yu, N. (15 a 17 de junio de 2011). Un STT-MRAM integrado de 45 nm y 1 Mb con técnicas de diseño para minimizar las perturbaciones de lectura . Simposio 2011 sobre circuitos VLSI (VLSIC). ieeexplore.ieee.org . IEEE . ISBN 978-1-61284-175-5. ISSN 2158-5601 . Archivado desde el original el 1 de julio de 2017 . Consultado el 30 de noviembre de 2019 .CS1 maint: varios nombres: lista de autores ( enlace )
- ^ "Everspin envía la primera memoria ST-MRAM con un rendimiento de flash 500X" . Computerworld . 2012-11-12 . Consultado el 25 de septiembre de 2014 .
- ^ "Everspin entra en la fase de producción piloto para el primer componente STT-MRAM de 1 Gb de 28 nm del mundo | Everspin" . www.everspin.com . Consultado el 25 de junio de 2019 .
- ^ "Intel demuestra STT-MRAM para caché L4" .
- ^ "Comunicado de prensa Crocus que describe el nuevo prototipo de MRAM" . crocus-technology.com . Azafrán. 2009-10-01. Archivado desde el original el 20 de abril de 2012.
- ^ "Entrevista con Vincent Chun de Spin Transfer Technologies" . Mram-info.com . Consultado el 7 de febrero de 2014 .
enlaces externos
- Subprograma de torsión de giro
- JC Slonczewski: "Excitación de multicapas magnéticas impulsada por corriente (1996)", Journal of Magnetism and Magnetic Materials Volumen 159, números 1-2, junio de 1996, páginas L1-L7 [2]